一种移位寄存器、GOA电路及其驱动方法、显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器、GOA电路及其驱动方法、显示装置，属于显示技术领域，其可解决现有的GOA驱动电路的稳定性、低功耗等问题需要进一步提高的问题。本发明专利技术的移位寄存器包括多个输入模块、多个输出模块、第一降噪模块、以及第二降噪模块；其中，多个输出模块使得移位寄存器具有多个输出控制点，这样可以控制多行栅线的开关，增加单级移位寄存器的驱动控制能力，还可以有效得节省移位寄存器的排布空间；此外多个输出模块分别通过降噪模块反馈来控制下拉节点，明显增加了电路的抗噪声能力，使得输出更加平稳；大大提高面板良率。本发明专利技术的移位寄存器适用于各种显示装置。

【技术实现步骤摘要】

本专利技术属于显示
，具体涉及一种移位寄存器、GOA电路及其驱动方法、显示装置。
技术介绍
阵列基板行驱动(GateDriveronArray，GOA)驱动电路是利用液晶显示器阵列制程将行(Gate)扫描驱动信号电路制作在阵列基板上来实现对像素单元的逐行驱动扫描。GOA驱动电路不仅能够减少外接集成电路的焊接工序，提高集成度，还可以提升产能降低生产成本，是中小尺寸液晶显示产品(例如手机)的首选。专利技术人发现现有技术中至少存在如下问题：近年来，随着LCD面板尺寸越来越大，集成化程度越来越高，电路结构越来越复杂，降低功耗、增加系统稳定性方面的需求也随之增加。现有技术中GOA驱动电路的稳定性、低功耗等问题需要进一步提高。
技术实现思路
本专利技术针对现有的GOA驱动电路的稳定性、低功耗等问题需要进一步提高的问题，提供一种移位寄存器、GOA电路及其驱动方法、显示装置。解决本专利技术技术问题所采用的技术方案是：一种移位寄存器，包括：多个输入模块，多个输出模块，与每个输入模块对应的第一复位模块，第一降噪模块，第二降噪模块，以及第二复位模块6；其中，每个输入模块均连接上拉节点和与各自对应的信号输入端，用于在信号输入端所输入的信号的控制下，对所述上拉节点进行充电；每个输出模块均连接所述上拉节点、与各自对应的信号输出端、与各自对应的第一时钟控制信号端、以及与各自对应的第一复位模块，用于在所述上拉节点的电位的控制下，将所述第一时钟控制信号端所输入的信号通过所述信号输出端进行输出；每个第一复位模块连接下拉节点、低电平端、与各自对应的信号输出端，用于在下拉节点的电位的控制下，通过低电平端所输入的信号将信号输出端的电位拉低；所述第一降噪模块连接低电平端、下拉节点、上拉节点，用于在下拉节点的电位的控制下，通过低电平端所输入的信号对上拉节点进行降噪；所述第二降噪模块连接下拉节点、上拉节点、低电平端，以及各个信号输出端，用于在各个信号输出端所输入的信号和所述上拉节点的电位的控制下，通过低电平端所输入的信号对下拉节点进行降噪；所述第二复位模块连接第四时钟信号输入端和下拉节点，用于在第四时钟信号输入端所输入的信号控制下，控制下拉节点电位；所述上拉节点为各个输入模块与各个输出模块之间的连接节点；下拉节点为第一复位模块与第二降噪模块之间的连接节点。优选的是，所述移位寄存器包括两个输入模块，每个输入模块包括第一晶体管，所述第一晶体管的控制极和第一级连接输入模块对应的信号输入端，所述第一晶体管的第二级连接上拉节点。优选的是，所述移位寄存器包括两个输出模块，每个输出模块包括第二晶体管和第一电容；所述第二晶体管的控制极连接上拉节点；所述第二晶体管的第二极连接信号输出端，所述第二晶体管的第一极连接第一时钟控制信号端，以及第一复位模块；所述第一电容的第一端连接上拉节点，所述第一电容的第二端连接信号输出端。优选的是，所述第一复位模块包括第三晶体管，所述第三晶体管的控制极连接下拉节点，第三晶体管的第一极连接信号输出端；所述第三晶体管的第二极连接低电平端。优选的是，所述第一降噪模块包括第六晶体管；所述第六晶体管的控制极连接下拉节点，所述第六晶体管的第一极连接上拉节点，所述第六晶体管的第二极连接低电平端。优选的是，所述第二复位模块包括第七晶体管；所述第七晶体管的控制极和第二极连接第四时钟信号输入端，所述第七晶体管的第二极连接下拉节点。优选的是，所述第二降噪模块包括第四晶体管、第五晶体管和第三电容；所述第四晶体管的控制极连接信号输出端，所述第四晶体管的第一极连接下拉节点，所述第四晶体管的第二极连接低电平端；所述第五晶体管的控制极连接上拉节点，所述第五晶体管的第一极连接下拉节点，所述第五晶体管的第二极连接低电平端；所述第三电容的第一端连接下拉节点，所述第三电容的第二端连接低电平端。本专利技术还提供一种GOA电路，包括多个级联的移位寄存器，所述移位寄存器为上述的移位寄存器。本专利技术还提供一种上述GOA电路的驱动方法，所述输入模块包括第一输入模块，第二输入模块，所述输出模块包括第一输出模块，第二输出模块，所述方法包括：在第一阶段，第一输入模块在第一信号输入端所输入的信号的控制下，对所述上拉节点进行充电；所述第二复位模块在第四时钟信号输入端所输入的信号的控制下将下拉结点电位拉低；所述第二降噪模块在上拉节点的电位的控制下，通过低电平端所输入的信号对下拉节点进行降噪；第一信号输出端输出低电平信号；第二信号输出端输出低电平信号；在第二阶段，所述第一输出模块在所述上拉节点的电位的控制下，将所述第一时钟控制信号端所输入的信号通过第一信号输出端进行输出；所述第二降噪模块在第一信号输出端所输入的信号的控制下，通过低电平端所输入的信号对下拉节点进行降噪；所述第一信号输出端输出高电平信号；所述第二信号输出端输出低电平信号；在第三阶段，所述第二输出模块在所述上拉节点的电位的控制下，将第二时钟控制信号端所输入的信号通过第二信号输出端进行输出；所述第二降噪模块在第二信号输出端所输入的信号的控制下，通过低电平端所输入的信号对下拉节点进行降噪；所述第一信号输出端输出低电平信号；所述第二信号输出端输出高电平信号；在第四阶段，所述第二输出模块在所述上拉节点的电位的控制下，将第三时钟控制信号端所输入的信号通过第二信号输出端进行输出；所述第二降噪模块在上拉节点的电位的控制下，通过低电平端所输入的信号对下拉节点进行降噪；所述第一信号输出端输出高电平信号；所述第二信号输出端输出低电平信号；在第五阶段，所述第二复位模块在第四时钟信号输入端所输入的信号的控制下，将下拉结点电位拉高；所述第一复位模块在下拉节点的电位的控制下，通过低电平端所输入的信号将第一信号输出端、第二信号输出端的电位拉低。本专利技术还提供一种显示面板，包括上述的移位寄存器。本专利技术还提供一种显示装置，包括上述的显示面板。本专利技术的移位寄存器包括多个输入模块、多个输出模块、第一降噪模块、以及第二降噪模块；其中，多个输出模块使得移位寄存器具有多个输出控制点，这样可以控制多行栅线的开关，增加单级移位寄存器的驱动控制能力，还可以有效得节省移位寄存器的排布空间；此外多个输出模块分别通过降噪模块反馈来控制下拉节点，明显增加了电路的抗噪声能力，使得输出更加平稳；大大提高面板良率。本专利技术的移位寄存器适用于各种显示装置。附图说明图1为本专利技术的实施例1的移位寄存器的结构示意图；图2为本专利技术的实施例2的移位寄存器的电路示意图；图3为本专利技术的实施例3的GOA电路示意图；图4为本专利技术的实施例3的GOA电路时序图；其中，附图标记为：1、输入模块；2、输出模块；3、第一复位模块；4、第一降噪模块；5、第二降噪模块；6、第二复位模块。具体实施方式为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。实施例1：本实施例提供一种移位寄存器，如图1所示，包括：多个输入模块1，多个输出模块2，与每个输入模块1对应的第一复位模块3，第一降噪模块4，第二降噪模块5，以及第二复位模块6。其中，本实施例中以两个输入模块1，两个输出模块2进行说明，三个或者更多个输入模块1、输出模块2的情况与本实施例类似。每个输入模块1均连接上拉节点PU和与各自对应的信号输入端In本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：多个输入模块，多个输出模块，与每个输入模块对应的第一复位模块，第一降噪模块，第二降噪模块，以及第二复位模块；其中，每个输入模块均连接上拉节点和与各自对应的信号输入端，用于在信号输入端所输入的信号的控制下，对所述上拉节点进行充电；每个输出模块均连接所述上拉节点、与各自对应的信号输出端、与各自对应的第一时钟控制信号端、以及与各自对应的第一复位模块，用于在所述上拉节点的电位的控制下，将所述第一时钟控制信号端所输入的信号通过所述信号输出端进行输出；每个第一复位模块连接下拉节点、低电平端、与各自对应的信号输出端，用于在下拉节点的电位的控制下，通过低电平端所输入的信号将信号输出端的电位拉低；所述第一降噪模块连接低电平端、下拉节点、上拉节点，用于在下拉节点的电位的控制下，通过低电平端所输入的信号对上拉节点进行降噪；所述第二降噪模块连接下拉节点、上拉节点、低电平端，以及各个信号输出端，用于在各个信号输出端所输入的信号和所述上拉节点的电位的控制下，通过低电平端所输入的信号对下拉节点进行降噪；所述第二复位模块连接第四时钟信号输入端和下拉节点，用于在第四时钟信号输入端所输入的信号控制下，控制下拉节点电位。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：多个输入模块，多个输出模块，与每个输入模块对应的第一复位模块，第一降噪模块，第二降噪模块，以及第二复位模块；其中，每个输入模块均连接上拉节点和与各自对应的信号输入端，用于在信号输入端所输入的信号的控制下，对所述上拉节点进行充电；每个输出模块均连接所述上拉节点、与各自对应的信号输出端、与各自对应的第一时钟控制信号端、以及与各自对应的第一复位模块，用于在所述上拉节点的电位的控制下，将所述第一时钟控制信号端所输入的信号通过所述信号输出端进行输出；每个第一复位模块连接下拉节点、低电平端、与各自对应的信号输出端，用于在下拉节点的电位的控制下，通过低电平端所输入的信号将信号输出端的电位拉低；所述第一降噪模块连接低电平端、下拉节点、上拉节点，用于在下拉节点的电位的控制下，通过低电平端所输入的信号对上拉节点进行降噪；所述第二降噪模块连接下拉节点、上拉节点、低电平端，以及各个信号输出端，用于在各个信号输出端所输入的信号和所述上拉节点的电位的控制下，通过低电平端所输入的信号对下拉节点进行降噪；所述第二复位模块连接第四时钟信号输入端和下拉节点，用于在第四时钟信号输入端所输入的信号控制下，控制下拉节点电位。2.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器包括两个输入模块，每个输入模块包括第一晶体管，所述第一晶体管的控制极和第一级连接输入模块对应的信号输入端，所述第一晶体管的第二级连接上拉节点。3.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器包括两个输出模块，每个输出模块包括第二晶体管和第一电容；所述第二晶体管的控制极连接上拉节点；所述第二晶体管的第二极连接信号输出端，所述第二晶体管的第一极连接第一时钟控制信号端，以及第一复位模块；所述第一电容的第一端连接上拉节点，所述第一电容的第二端连接信号输出端。4.根据权利要求1所述的移位寄存器，其特征在于，所述第一复位模块包括第三晶体管，所述第三晶体管的控制极连接下拉节点，第三晶体管的第一极连接信号输出端；所述第三晶体管的第二极连接低电平端。5.根据权利要求1所述的移位寄存器，其特征在于，所述第一降噪模块包括第六晶体管；所述第六晶体管的控制极连接下拉节点，所述第六晶体管的第一极连接上拉节点，所述第六晶体管的第二极连接低电平端。6.根据权利要求1所述的移位寄存器，其特征在于，所述第二复位模块包括第七晶体管；所述第七晶体管的控制极和第二极连接第四时钟信号输入端，所述第七晶体管的第二极连接下拉节点。7.根据权利要求1所述的移位寄存器，其特征在于，所述第二降噪模块包括第四晶体管、第五晶体管和第三电容；所述第四晶体管的控制极连接信号输出端，所述第四晶体管的第一极连接下拉节点，所述第四晶体管的第二极连接低电平端；所述第五晶体管的控制极连接上拉节点，所述第五晶体管的第一极连接下拉节点，所述第五晶体管的第二极连接低电平端；所述第三电容的第一端连接下拉节点，所述第三电容的第二端连接低电平端。8.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器包括两个输入模块，每个输入模块包括第一晶体管，所述第一晶体管的控制极和第一级连接输入模块对应的信号输入端，所述第一晶体管的第二级连接上拉节点；所述移位寄存器包括两个输出模块，...

【专利技术属性】
技术研发人员：王继国，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京;11