一种反馈型D锁存器制造技术

本发明专利技术公开了一种反馈型D锁存器，包括反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管和第三PMOS管，第一PMOS管的漏极、第二PMOS管的栅极、第一NMOS管的漏极和第二NMOS管的栅极连接，第一PMOS管的栅极、第一NMOS管的栅极、第二PMOS管的漏极、第二NMOS管的漏极、第三NMOS管的栅极、第三PMOS管的漏极和第五NMOS管的漏极连接，第一NMOS管的源极、第二NMOS管的源极和第三NMOS管的漏极连接，第四NMOS管的漏极和第五NMOS管的源极连接，第四NMOS管的栅极和第五NMOS管的栅极连接，反相器的输出端、第四NMOS管的源极和第三PMOS管的源极连接；优点是功耗较低，输出稳定，鲁棒性较好。

【技术实现步骤摘要】
一种反馈型D锁存器
本专利技术涉及一种D锁存器，尤其是涉及一种反馈型D锁存器。
技术介绍
随着集成电路制造工艺的快速发展，集成电路设计中对速度和面积的要求越来越高，CMOS工艺在持续发展，近些年已达到深亚微米水平。随着工艺尺寸的缩小，芯片集成度的提高，对于电路结构有更低的功耗需求(见文献HarshSrivastava,JitendraJain,ShabiTabassum,VivekGupta,Control,Automation,RoboticsandEmbeddedSystems(CARE),16-18Dec.2013InternationalConference)。D锁存器是输出周期性随输入变化的电路，在时钟关断的时候输出保持不变。在基本的电路模块中，两个透明模式的D锁存器串行相连可以构成单边沿触发的触发器，两个并联的透明模式的D锁存器可以构成一个双边沿触发的触发器。(见文献HOSSAINR.,WRONSKI,L.D,andALBICKI,A:“Lowpowerdesignusingdoubleedgetriggeredflipflops”,IEEETrans.VISISyst.本文档来自技高网...

【技术保护点】
一种反馈型D锁存器，其特征在于包括反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管和第三PMOS管；所述的第一PMOS管的源极和所述的第二PMOS管的源极分别接入电源，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第一NMOS管的漏极和所述的第二NMOS管的栅极连接且其连接端为所述的反馈型D锁存器的输出端，所述的第一PMOS管的栅极、所述的第一NMOS管的栅极、所述的第二PMOS管的漏极、所述的第二NMOS管的漏极、所述的第三NMOS管的栅极、所述的第三PMOS管的漏极和所述的第五NMOS管的漏极连接，所述的...

【技术特征摘要】
1.一种反馈型D锁存器，其特征在于包括反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管和第三PMOS管；所述的第一PMOS管的源极和所述的第二PMOS管的源极分别接入电源，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第一NMOS管的漏极和所述的第二NMOS管的栅极连接且其连接端为所述的反馈型D锁存器的输出端，所述的第一PMOS管的栅极、所述的第一NMOS管的栅极、所述的第二PMOS管的漏极、所述的第二NMOS管的漏极、所述的第三NMOS管的栅极、所述的第三PMOS管的漏极和所述的第五NMOS管的漏极连接，所述的第一NMOS管的源极、所述的第二NMOS管的源极和所述的第三NMOS管的漏极连接，所述的第三NMOS管的源极接...

【专利技术属性】
技术研发人员：邬杨波，雷师节，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江,33