安全电子芯片制造技术

本公开涉及安全电子芯片，具体涉及一种包含多个偏置半导体阱和阱偏置电流检测电路的安全电子芯片。

Secure electronic chip

The invention relates to a safety electronic chip, in particular to a safety electronic chip which comprises a plurality of bias semiconductor wells and a well bias current detection circuit.

【技术实现步骤摘要】
本申请要求于2015年10月22日提交的第15/60089号法国专利申请的优先权权益，该申请的全部内容以法律允许的最大程度通过引用结合于此。
本申请涉及电子芯片，具体涉及防攻击的电子芯片。
技术介绍
包含机密数据的电子芯片、如银行卡芯片，可能会受到盗版的攻击，这些盗版企图确定芯片的操作并企图从其提取机密信息。攻击可能会对连接在电源端子之间的工作芯片进行。进行该攻击的一种方式是盗版者采用干扰芯片操作的脉冲激光束来扫描芯片表面。对该干扰结果的观测，有时称为错误，使得盗版者能够进行该攻击。为了干扰芯片的操作，盗版者还会在芯片表面形成触点并向其施加电压。盗版者还在芯片表面附近设置线圈以发射电磁干扰。期望具有不受被称作错误注入攻击的这类攻击的电子芯片，已知设备具有各种缺点和实施问题。
技术实现思路
从而，实施例提供一种安全电子芯片，其包括多个偏置半导体阱和阱偏置电流检测电路。根据实施例，该检测电路能够在该偏置电流的绝对值大于阈值时产生报警信号。根据实施例，该检测电路包括传导该偏置电流的电阻元件，该检测电路能够检测该电阻元件两端的电压。根据实施例，该电阻元件具有在1到100Ω范围内的电阻。根据实施例，该安全电子芯片包括能够提供用于偏置所述阱的电势的电源电路，该检测电路能够对调节偏置电势的电势的变化进行检测。根据实施例，该电源电路包括其输出耦合至第一MOS晶体管的栅极的运算放大器，且该检测电路包括与第一MOS晶体管构成电流镜的第二MOS晶体管，该运算放大器的输入和该第一MOS晶体管的漏极耦合至所述阱，该检测电路能够检测第二晶体管中电流的变动。根据实施例，该多个阱包括具有第一导电类型的第一阱和具有第二导电类型的第二阱，该检测电路一方面包括检测第一阱的偏置电流的第一电路，另一方面包括检测第二阱的偏置电流的第二电路。根据实施例，第一阱形成在第二导电类型的半导体衬底的上部中，第二阱为包括在第一阱之间的衬底的上部。根据实施例，第一阱和第二阱在覆盖第二导电类型的衬底的第一导电类型的掺杂掩埋层上延伸。另一实施例提供一种保护包括多个偏置半导体阱的电子芯片的方法，包括检测阱偏置电流的步骤。根据实施例，该芯片包含机密数据，该方法包括，在检测到的偏置电流大于阈值时，销毁该机密数据的步骤。根据实施例，该方法包括，在检测到的偏置电流大于阈值时，停止芯片的活动的步骤。结合附图，将在下述特定实施方式的非限制性描述中，详细描述前述和其它特征和优点。附图说明图1是第一类型的电子芯片的简化局部截面图；图2是第二类型的电子芯片的简化局部截面图；图3示出了防攻击的第一类型的电子芯片的实施例；图4示出了防攻击的第二类型的电子芯片的实施例；以及图5A和图5B详细描述了电源和检测电路的实施例。具体实施方式在不同的附图中，相同的元件被指定了相同的附图标记，并且，进一步的，各个附图不依比例绘制。为了清楚起见，仅示出和详细描述了对理解所述实施例有用的元件。在下面的描述中，当参考限定相对位置的术语时，例如术语“上”时，是根据附图中相关元件的方位来作出该参考的。在本描述中，术语“连接”是指两个元件之间直接电气连接，而术语“耦合”是指两个元件之间的电气连接，其可以是直接的或者经过了一个或多个其它无源或有源部件，如电阻、电容、电感、二极管、晶体管等。图1是第一类型的电子芯片1的局部简化截面图，第一类型的电子芯片1包括在P型掺杂半导体衬底5的上部形成的N型掺杂半导体阱3。为了清楚起见，图1中仅示出一个阱和另一个阱的一部分。N沟道MOS晶体管6在位于阱3之间的衬底部分的内部和上部形成，并包括栅极7和漏源和源极区域9和11。P沟道MOS晶体管12在阱3的内部和上部形成，并包括栅极13和漏源和源极区域15和17。晶体管耦合至一起以形成电路，例如数字电路。作为示例，示出了节点19和21之间的反向逻辑电路。数字电路包括电源节点23和25。在所示示例中，电源节点23和25分别耦合至晶体管6和12的源极11和17。N型掺杂阱3、或N阱，被提供有偏置接触27，并且衬底被提供有偏置接触29。晶体管和偏置接触被绝缘沟槽31隔开。例如地的参考电势GND被施加给电源节点23和P阱的偏置接触29。包括在该芯片内的电源电路(未示出)提供施加给电源节点25和N阱的偏置接触27的电势VDD。在下面的描述中，在第一类型的电子芯片中，包含在N阱之间的衬底的上部33将被称作P阱。图2是第二类型的电子芯片40的简化局部截面图，第二类型的电子芯片40包括在覆盖P型衬底5的N型掺杂掩埋层42上延伸的N阱3和P阱33。阱3和33对应于前述芯片1的阱3和33，即，其包括偏置接触27和29以及由形成在阱内部和上部的晶体管6，12构成的数字电路。数字电路提供有电源节点23和25。数字电路在分别被施加给节点23和25的地GND和电势VDD之间被供电。偏置电势VPW和VNW，其可与电势GND和VDD不同，被分别施加给偏置接触29和27，并且由包含在该芯片中的未示出的电源电路所提供。如在前言中所指出的，对于包含机密数据的电路，盗版者能够执行错误注入分析。检测这类攻击的模式在下文进行描述。图3示出了防攻击的第一类型的电子芯片50的实施例。图3包括芯片50的局部截面图和包括在该芯片内的电路图示。芯片50包括结合图1描述的芯片1的元件，尤其是N阱3和P阱33。例如为数字电路的电路包括在P阱33内部和上部形成的晶体管6以及在N阱3内部和上部形成的晶体管12。数字电路具有电源节点23和25，阱3和33具有各自的偏置接触27和29。偏置接触和晶体管被绝缘沟槽31分开。电路的电源节点23耦合至地。进一步的，芯片50包括电源电路52(VDD)，其提供施加给电源节点25的电势VDD。电源电路52自身由未示出的位于芯片50外部的电源提供的正电势VCC和地电势GND供电。P阱的偏置接触29不直接接地，而是通过芯片内包含的电阻元件54耦合至地。由比较器电路56对电阻元件54两端的电压和阈值进行比较，比较器电路56能够在该电压大于阈值时产生报警信号AP。从而电阻元件54和比较器电路56构成检测阱33的偏置电流的电路57。N阱的偏置接触27通过电阻元件58耦合至电源电路52。由比较器电路60对电阻元件58两端的电压与阈值进行比较，比较器电路60能够在该电压大于阈值时产生报警信号AN。从而电阻元件58和比较器电路60构成检测阱3的偏置电流的电路61。在正常操作中，N阱和衬底之间的结被反向偏置，没有有效的偏置电流流经电阻元件54和58。上述阈值从而可以很低。在尝试对芯片进行错误注入攻击期间，例如，当盗版者采用激光束轰击芯片时，电流I1N和I1P在N阱3的偏置接触27和P阱33的偏置接触29之间出现。偏置电流I1N和I1P由检测电路57或61检测得到并引发报警信号AN或AP的传输。该信号被芯片用来采取应对措施，如暂停或停止其动作或销毁其包含的机密数据。在盗版者试图进行攻击期间，芯片分析由对芯片操作的干扰导致的电流I1P和I1N以对攻击进行检测。用于直接检测攻击的偏置电流I1N和I1P对应于干扰引起的电流。因此，芯片可检测远低于最小错误注入功率的注入功率。由此，芯片1可有利地防止任何错误注入攻击，不管对芯片表面的攻击的位置如何。作为示例，电本文档来自技高网...

【技术保护点】
一种安全电子芯片(50；70)，包括多个偏置半导体阱(3，33)和阱偏置电流检测电路(57，61；73，75)。

【技术特征摘要】
2015.10.22 FR 15600891.一种安全电子芯片(50；70)，包括多个偏置半导体阱(3，33)和阱偏置电流检测电路(57，61；73，75)。2.根据权利要求1所述的电子芯片，其中所述检测电路(57，61；73，75)被配置为用于在偏置电流的绝对值大于阈值时产生报警信号(AN，AP)。3.根据权利要求1所述的电子芯片(50)，其中所述检测电路(57，61)包括传导偏置电流的电阻元件，所述检测电路被配置为用于检测所述电阻元件两端的电压。4.根据权利要求3所述的电子芯片，其中所述电阻元件(54，58)具有在1到100Ω范围内的电阻。5.根据权利要求1所述的电子芯片(70)，包括配置为用于提供偏置所述阱(3，33)的电势的电源电路(72，74)，所述检测电路(73，75)被配置为用于检测调节所述偏置电势的电势的变化。6.根据权利要求5所述的电子芯片，其中所述电源电路(72，74)包括输出耦合至第一MOS晶体管(PM1)的栅极的运算放大器(80)，以及其中所述检测电路(73，75)包括与所述第一MOS晶体管构成电流镜的第二M...

【专利技术属性】
技术研发人员：A·萨拉菲亚诺斯，J·弗特，C·查姆佩克斯，JM·杜特特雷，N·博瑞尔，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国;FR