硅通孔的测试器件及其测试方法技术

一种硅通孔的测试器件及其测试方法，其中测试结构包括：本发明专利技术利用层间介质层中的无应力点和硅通孔获得第一区域，在第一区域内外以及无应力点设置测试结构以获得相应位置层间介质层的击穿特性，通过比较不同位置层间介质层的击穿特性，判断所述硅通孔的测试器件中应力与离子扩散对层间介质层的影响，实现了将硅通孔的测试器件中应力与离子扩散对层间介质层的影响的分别测试，方便快捷。

Silicon through hole test device and test method thereof

Test device for silicon through-hole and test method, the test structure includes: the invention uses no interlayer stress and silicon vias for the first dielectric layer in the region, in the first, no stress inside and outside the region to set up the test structure to obtain the breakdown characteristics of corresponding position of the interlayer dielectric layer, the breakdown characteristics the different position of the interlayer dielectric layer, determine the force and effects of diffusion of ions on the interlayer dielectric layer should be testing devices of the silicon through hole, the stress and ion diffusion effect on the interlayer dielectric layer respectively test device silicon through hole, convenient and quick.

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种硅通孔的测试器件及其测试方法。
技术介绍
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。三维封装是一种能够有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(DieStacking)、封装堆叠(PackageStacking)和硅通孔(ThroughSiliconVia,TSV)的三维堆叠。其中，硅通孔具有如下优点：高密度集成，通过硅通孔的三维堆叠，可以大幅提高半导体器件的集成度，减小封装的几何尺寸，满足微电子产品对于多功能和小型化的需求；提高电性能，利用硅通孔可以大幅度的缩短金属互连结构的长度，从而可以很好的解决出现在二维系统级芯片(SystemonaChip,SOC)技术中的信号延迟等问题，提高电性能；多功能集成，传统的二维SOC技术必须通过复杂的设计以及很大的芯片尺寸来实现将具有有限功能的芯片进行集成，很难实现多功能芯片的集成，而通过利用硅通孔，可以实现不同功能芯片的集成封装。因此，硅通孔日益成为一种流行的芯片封装技术。现有技术中，层间介质层(InterlayerDielectric,ILD)的可靠性测试对整个IC制造工艺的良品率、产品性能以及可靠性而言都是至关重要的。其中与时间相关介质击穿特性(TimeDependentDielectricBreakdown,TDDB)的可靠性测试为层间介质层可靠性测试中重要的测试项目。但是对于形成有硅通孔的层间介质层而言，硅通孔的形成而引入的应力以及离子扩散都会影响层间介质层的击穿特性，因此需要一种测试结构和测试方法将应力和离子的扩散对于层间介质层击穿特性的影响分开。
技术实现思路
本专利技术解决的问题是提供一种硅通孔的测试器件及其测试方法，以区分应力和离子扩散对于层间介质层击穿特性的影响。为解决上述问题，本专利技术提供一种硅通孔的测试器件，包括：衬底，位于所述衬底表面的层间介质层，所述层间介质层中包含有第一硅通孔和与所述第一硅通孔相邻的第二硅通孔；所述层间介质层中还包括至少一个无应力点，所述无应力点与所述第一硅通孔和所述第二硅通孔连线围成第一区域，所述第一硅通孔与所述第二硅通孔以及所述无应力点均位于所述第一区域的顶点上；位于层间介质层内的多个测试结构，用于测试所述层间介质层的击穿特性，所述多个测试结构包括：位于所述无应力点的第一测试结构；位于所述第一区域内第二测试结构；位于所述第一区域外的第三测试结构和第四测试结构，所述第三测试结构与第一硅通孔的距离等于所述无应力点与第一硅通孔的距离；所述第四测试结构与所述第一硅通孔的距离以及所述第四测试结构与所述第二硅通孔的距离均大于预设距离，以使所述第四测试结构获得的所述层间介质层的击穿特性不受到应力和离子扩散的影响。可选的，所述无应力点位于以所述第一硅通孔和所述第二硅通孔连线为对角线的正方形的顶点；所述第一区域为以所述第一硅通孔和所述第二硅通孔连线为对角线的正方形区域，所述第二测试结构、所述第一硅通孔和所述第二硅通孔均位于所述正方形区域的顶点。可选的，所述第二测试结构与所述第一硅通孔的距离与所述第二测试结构与所述第二硅通孔的距离相等。可选的，所述第二测试结构位于第一硅通孔与第二硅通孔连线的中点。可选的，所述第三测试结构位于一圆弧上，所述圆弧为以所述第一硅通孔为圆心，以所述无应力点与第一硅通孔的距离为半径的圆弧，且所述第三测试结构与所述第一硅通孔的连线垂直于所述第一硅通孔和第二硅通孔的连线。可选的，所述预设距离大于50微米。可选的，所述第四测试结构与所述第一硅通孔的距离与所述第四测试结构与所述第二硅通孔的距离相等。可选的，所述第一测试结构、所述第二测试结构、所述第三测试结构以及所述第四测试结构相同。可选的，所述测试结构包括第一梳状测试电极和第二梳状测试电极，所述第一梳状测试电极和所述第二梳状测试电极梳齿相对设置，且所述第一梳状测试电极和所述第二梳状测试电极的梳齿交错相嵌。可选的，所述测试结构包括：梳状测试电极和波状测试电极，所述波状测试电极包括有多个波峰结构，多个所述波峰结构与所述梳状测试电极的梳齿交错相嵌。相应的，本专利技术提供一种测试方法，包括：提供本专利技术所提供的硅通孔的测试器件；分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加测试电压，进行介质击穿测试，获得与所述层间介质层的击穿特性相关的第一测试值、第二测试值、第三测试值和第四测试值；通过比较所述第一测试值、第二测试值、第三测试值和第四测试值相对大小，判断所述硅通孔的测试器件中的应力与离子扩散是否影响层间介质层的击穿特性。可选的，判断所述硅通孔的测试器件中的应力与离子扩散是否影响层间介质层的击穿特性的步骤包括：当所述第一测试值、第二测试值、第三测试值和第四测试值均相等时，所述层间介质层的击穿特性既不受应力的影响也不受离子扩散的影响；当所述第二测试值小于所述第三测试值，且所述第三测试值小于所述第一测试值，且所述第一测试值与所述第四测试值相等时，所述层间介质层的击穿特性仅受到应力的影响，而不受离子扩散的影响；当所述第二测试值小于所述第三测试值，且所述第一测试值小于所述第四测试值，且所述第三测试值不大于所述第一测试值时，所述层间介质层的击穿特性仅受到离子扩散的影响，而不受应力的影响；当所述第二测试值小于所述第三测试值，且所述第三测试值小于所述第一测试值，且所述第一测试值小于所述第四测试值时，所述层间介质层的击穿特性既受应力的影响也受离子扩散的影响。可选的，所述介质击穿测试为恒定电压与时间相关的介质击穿测试；所述介质击穿测试的步骤包括：分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加相等的恒定电压，分别测量不同测试结构的击穿时间，以击穿时间的相对长短表征相对应位置的层间介质层的击穿特性。可选的，所述介质击穿测试为斜坡电压与时间相关的介质击穿测试；所述介质击穿测试的步骤包括：分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加相同的斜坡电压，分别测量不同测试结构的击穿电压，以击穿电压的相对大小表征相对应位置层间介质层的击穿特性。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术利用层间介质层中的无应力点和硅通孔获得第一区域，在第一区域内外以及无应力点设置测试结构以获得相应位置层间介质层的击穿特性，通过比较不同位置层间介质层的击穿特性，判断所述硅通孔的测试器件中应力与离子扩散对层间介质层的影响，实现了将硅通孔的测试器件中应力与离子扩散对层间介质层的影响的分别测试，方便快捷。附图说明图1至图3是本专利技术所提供硅通孔测试器件一实施例的结构示意图；图4是本专利技术所提供硅通孔测试器件另一实施例中测试结构的结构示意图。具体实施方式由
技术介绍
可知，现有技术中难以分开测试，形成有硅通孔的层间介质层中，应力和离子扩散对所述层间介质层击穿特性的影响。现结合应力和离子扩散对层间介质层击穿特性影响的原因分析无法区分问题的原因：现有技术中，硅通孔在贯穿层间介质层的通孔中填充金属材料，以实现上下半导体结构之间的电连接。由于金属材料和层间介质层的热膨胀系数不同，容易使硅通孔对周围的层间介质层产生拉伸或压缩的应力，所述应力会使所述硅本文档来自技高网...

【技术保护点】
一种硅通孔的测试器件，其特征在于，包括：衬底，位于所述衬底表面的层间介质层，所述层间介质层中包含有第一硅通孔和与所述第一硅通孔相邻的第二硅通孔；所述层间介质层中还包括至少一个无应力点，所述无应力点与所述第一硅通孔和所述第二硅通孔连线围成第一区域，所述第一硅通孔与所述第二硅通孔以及所述无应力点均位于所述第一区域的顶点上；位于层间介质层内的多个测试结构，用于测试所述层间介质层的击穿特性，所述多个测试结构包括：位于所述无应力点的第一测试结构；位于所述第一区域内第二测试结构；位于所述第一区域外的第三测试结构和第四测试结构，所述第三测试结构与第一硅通孔的距离等于所述无应力点与第一硅通孔的距离；所述第四测试结构与所述第一硅通孔的距离以及所述第四测试结构与所述第二硅通孔的距离均大于预设距离，以使所述第四测试结构获得的所述层间介质层的击穿特性不受到应力和离子扩散的影响。

【技术特征摘要】
1.一种硅通孔的测试器件，其特征在于，包括：衬底，位于所述衬底表面的层间介质层，所述层间介质层中包含有第一硅通孔和与所述第一硅通孔相邻的第二硅通孔；所述层间介质层中还包括至少一个无应力点，所述无应力点与所述第一硅通孔和所述第二硅通孔连线围成第一区域，所述第一硅通孔与所述第二硅通孔以及所述无应力点均位于所述第一区域的顶点上；位于层间介质层内的多个测试结构，用于测试所述层间介质层的击穿特性，所述多个测试结构包括：位于所述无应力点的第一测试结构；位于所述第一区域内第二测试结构；位于所述第一区域外的第三测试结构和第四测试结构，所述第三测试结构与第一硅通孔的距离等于所述无应力点与第一硅通孔的距离；所述第四测试结构与所述第一硅通孔的距离以及所述第四测试结构与所述第二硅通孔的距离均大于预设距离，以使所述第四测试结构获得的所述层间介质层的击穿特性不受到应力和离子扩散的影响。2.如权利要求1所述的测试器件，其特征在于，所述无应力点位于以所述第一硅通孔和所述第二硅通孔连线为对角线的正方形的顶点；所述第一区域为以所述第一硅通孔和所述第二硅通孔连线为对角线的正方形区域，所述第二测试结构、所述第一硅通孔和所述第二硅通孔均位于所述正方形区域的顶点。3.如权利要求1所述的测试器件，其特征在于，所述第二测试结构与所述第一硅通孔的距离与所述第二测试结构与所述第二硅通孔的距离相等。4.如权利要求3所述的测试器件，其特征在于，所述第二测试结构位于第一硅通孔与第二硅通孔连线的中点。5.如权利要求1所述的测试器件，其特征在于，所述第三测试结构位于一圆弧上，所述圆弧为以所述第一硅通孔为圆心，以所述无应力点与第一硅通孔的距离为半径的圆弧，且所述第三测试结构与所述第一硅通孔的连线垂
\t直于所述第一硅通孔和第二硅通孔的连线。6.如权利要求1所述的测试器件，其特征在于，所述预设距离大于50微米。7.如权利要求1所述的测试器件，其特征在于，所述第四测试结构与所述第一硅通孔的距离与所述第四测试结构与所述第二硅通孔的距离相等。8.如权利要求1所述的测试器件，其特征在于，所述第一测试结构、所述第二测试结构、所述第三测试结构以及所述第四测试结构相同。9.如权利要求1所述的测试器件，其特征在于，所述测试结构包括第一梳状测试电极和第二梳状测试电极，所述第一梳状测试电极和所述第二梳状测试电极梳齿相对设置，且所述第一梳状测试电极和所述第二梳状...

【专利技术属性】
技术研发人员：冯军宏，甘正浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31