一种阵列基板、显示装置、制作方法和测试方法制造方法及图纸

本发明专利技术提供一种阵列基板、显示装置、制作方法和测试方法，该阵列基板包括设置于所述阵列基板非显示区域的测试元件组(TEG)，所述测试元件组包括多个待测部件以及多个用于对所述待测部件进行测试的测试接触电极(Pad)，每一所述待测部件与至少两个所述测试接触电极连接，其中，所述多个测试接触电极中包括至少一个测试接触电极，由至少两个待测部件复用。本发明专利技术中，由于测试接触电极可被复用，因而，可减少测试接触电极的个数，降低测试成本以及测试元件组占用的空间。

Array substrate, display device, manufacturing method and testing method

The present invention provides an array substrate, display device, manufacturing method and testing method, the array substrate including the array substrate is arranged on the non display region of the test element group (TEG), the test element group comprises a plurality of measured parts and a plurality of the to be tested for measuring parts test the contact electrode (Pad), each of the parts to be tested with at least two of the test contact electrode connection, which comprises at least one of the plurality of electrode contact test test contact electrode, by at least two components to be measured. In the invention, because the test contact electrode can be reused, the number of the test contact electrodes can be reduced, the test cost can be reduced, and the space occupied by the test element group can be reduced.

【技术实现步骤摘要】

本专利技术涉及显示面板测试领域，尤其涉及一种阵列基板、显示装置、制作方法和测试方法。
技术介绍
在显示面板的产品制造阶段，为监控显示面板的有效显示区(AA区，ActiveArea)的特性值，会在显示面板的非显示区域设计一些TEG(测试元件组)，这些测试元件组用于测试显示面板中的薄膜晶体管的性能以及Gate、SD层金属线的电阻(线电阻能够表征金属膜层厚度的均一性状况)等。如图1所示，是现有的一阵列基板上的测试元件组的结构示意图，该测试元件组包括：薄膜晶体管101、薄膜晶体管102、Gate层金属线103、SD层金属线104以及12个Pad(测试接触电极，即图中的S、D和G)，其中，每一薄膜晶体管对应3个测试接触电极，每一金属线对应2个测试接触电极，空留2个测试接触电极未用。从图1中可以看出，每一待测部件(薄膜晶体管和Gate、SD层金属线)均对应至少两个独立的测试接触电极，测试成本较高，且占用较多的空间。
技术实现思路
有鉴于此，本专利技术提供一种阵列基板、显示装置、制作方法和测试方法，以解决现有的阵列基板上的测试元件组测试成本高，占用空间大的问题。为解决上述技术问题，本专利技术提供一种阵列基板，包括设置于所述阵列基板非显示区域的测试元件组，所述测试元件组包括多个待测部件以及多个用于对所述待测部件进行测试的测试接触电极，每一所述待测部件与至少两个所述测试接触电极连接，所述多个测试接触电极中包括至少一个测试接触电极，由至少两个待测部件复用。优选地，所述待测部件包括：第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和第二薄膜晶体管的栅极、源极和漏极分别连接一测试接触电极，且所述第一薄膜晶体管与第二薄膜晶体管复用至少一个测试接触电极。优选地，所述第一薄膜晶体管的栅极与第二薄膜晶体管的栅极复用第一测试接触电极。优选地，所述第一测试接触电极与所述第一薄膜晶体管和第二薄膜晶体管的栅极同层同材料设置。优选地，所述第一薄膜晶体管的源极和漏极中的一个电极，与所述第二薄膜晶体管的源极和漏极中的一个电极，复用第二测试接触电极。优选地，所述第二测试接触电极与所述阵列基板的ITO电极同层同材料设置。优选地，所述待测部件包括：Gate层金属线和Gate-ITO接触电阻，所述Gate层金属线和Gate-ITO接触电阻复用第三测试接触电极。优选地，所述第三测试接触电极与所述Gate层金属线同层同材料设置。优选地，所述待测部件包括：SD层金属线和SD-ITO接触电阻，所述SD层金属线和SD-ITO接触电阻复用第四测试接触电极。优选地，所述第四测试接触电极与所述SD层金属线同层同材料设置。优选地，所述待测部件包括：Gate-ITO接触电阻和SD-ITO接触电阻，所述Gate-ITO接触电阻和SD-ITO接触电阻复用第五测试接触电极。优选地，所述第五测试接触电极与所述阵列基板的ITO电极同层同材料设置。优选地，所述待测部件包括：第一薄膜晶体管、第二薄膜晶体管、Gate层金属线、SD层金属线、Gate-ITO接触电阻和SD-ITO接触电阻，所述待测部件共使用9个测试接触电极，其中，所述第一薄膜晶体管的栅极与第二薄膜晶体管的栅极复用第一测试接触电极，所述第一薄膜晶体管的源极与第二薄膜晶体管的源极复用第二测试接触电极，所述Gate层金属线和Gate-ITO接触电阻复用第三测试接触电极，所述SD层金属线和SD-ITO接触电阻复用第四测试接触电极，所述Gate-ITO接触电阻和SD-ITO接触电阻复用第五测试接触电极，第一薄膜晶体管的栅极与所述第一测试接触电极连接，源极与所述第二测试接触电极连接，漏极与第六测试接触电极连接，第二薄膜晶体管的栅极与所述第一测试接触电极连接，源极与所述第二测试接触电极连接，漏极与第七测试接触电极连接，Gate层金属线的一端与所述第四测试接触电极连接，另一端与第八测试接触电极连接，SD层金属线的一端与所述第三测试接触电极连接，另一端与第九测试接触电极连接，Gate-ITO接触电阻分别与所述第五测试接触电极和第四测试接触电极连接，SD-ITO接触电阻分别与所述第五测试接触电极和第三测试接触电极连接。优选地，所述测试元件组包括M个测试接触电极，且所述M个测试接触电极呈N行N列方式排列，且行间隔与列间隔相等，其中，M＝N*N，M和N均为正整数。本专利技术还提供一种显示装置，包括上述阵列基板。本专利技术还提供一种阵列基板的制作方法，用于制作上述阵列基板。优选地，所述阵列基板的制作方法包括：提供一衬底基板；在所述衬底基板上形成Gate金属层的图形，所述Gate金属层的图形包括：第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、Gate层金属线以及3个Gate层测试接触电极的图形；形成栅绝缘层；形成半导体层的图形；形成SD金属层的图形，所述SD金属层的图形包括：第一薄膜晶体管的漏极、第二薄膜晶体管的漏极、SD层金属线和4个SD金属层测试接触电极的图形；形成钝化层，并在钝化层上形成过孔；形成ITO电极层的图形，所述ITO电极层的图形包括：第一薄膜晶体管的源极、第二薄膜晶体管的源极、2个ITO电极层测试接触电极的图形，其中一个ITO电极层测试接触电极的一端通过所述钝化层上的过孔与一Gate层测试接触电极连接，另一端通过所述钝化层上的过孔与一SD金属层测试接触电极连接，另一个ITO电极层测试接触电极与第一薄膜晶体管的源极以及第二薄膜晶体管的源极连接。本专利技术还提供一种阵列基板的测试方法，用于测试上述阵列基板。优选地，所述待测部件包括：第一薄膜晶体管、第二薄膜晶体管、Gate层金属线、SD层金属线、Gate-ITO接触电阻和SD-ITO接触电阻，所述待测部件共使用9个测试接触电极，其中，所述第一薄膜晶体管的栅极与第二薄膜晶体管的栅极复用第一测试接触电极，所述第一薄膜晶体管的源极与第二薄膜晶体管的源极复用第二测试接触电极，所述Gate层金属线和Gate-ITO接触电阻复用第三测试接触电极，所述SD层金属线和SD-ITO接触电阻复用第四测试接触电极，所述Gate-ITO接触电阻和SD-ITO接触电阻复用第五测试接触电极，第一薄膜晶体管的栅极与所述第一测试接触电极连接，源极与所述第二测试接触电极连接，漏极与第六测试接触电极连接，第二薄膜晶体管的栅极与所述第一测试接触电极连接，源极与所述第二测试接触电极连接，漏极与第七测试接触电极连接本文档来自技高网...

【技术保护点】
一种阵列基板，包括设置于所述阵列基板非显示区域的测试元件组，所述测试元件组包括多个待测部件以及多个用于对所述待测部件进行测试的测试接触电极，每一所述待测部件与至少两个所述测试接触电极连接，其特征在于，所述多个测试接触电极中包括至少一个测试接触电极，由至少两个待测部件复用。

【技术特征摘要】
1.一种阵列基板，包括设置于所述阵列基板非显示区域的测试元件组，
所述测试元件组包括多个待测部件以及多个用于对所述待测部件进行测试的
测试接触电极，每一所述待测部件与至少两个所述测试接触电极连接，其特征
在于，所述多个测试接触电极中包括至少一个测试接触电极，由至少两个待测
部件复用。
2.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括：
第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和第二薄膜晶体管的
栅极、源极和漏极分别连接一测试接触电极，且所述第一薄膜晶体管与第二薄
膜晶体管复用至少一个测试接触电极。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一薄膜晶体管
的栅极与第二薄膜晶体管的栅极复用第一测试接触电极。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一测试接触电
极与所述第一薄膜晶体管和第二薄膜晶体管的栅极同层同材料设置。
5.根据权利要求2或3所述的阵列基板，其特征在于，所述第一薄膜晶
体管的源极和漏极中的一个电极，与所述第二薄膜晶体管的源极和漏极中的一
个电极，复用第二测试接触电极。
6.根据权利要求5所述的阵列基板，其特征在于，所述第二测试接触电
极与所述阵列基板的ITO电极同层同材料设置。
7.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括：
Gate层金属线和Gate-ITO接触电阻，所述Gate层金属线和Gate-ITO接触电
阻复用第三测试接触电极。
8.根据权利要求7所述的阵列基板，其特征在于，所述第三测试接触电
极与所述Gate层金属线同层同材料设置。
9.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括：
SD层金属线和SD-ITO接触电阻，所述SD层金属线和SD-ITO接触电阻复用
第四测试接触电极。
10.根据权利要求9所述的阵列基板，其特征在于，所述第四测试接触电

\t极与所述SD层金属线同层同材料设置。
11.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括：
Gate-ITO接触电阻和SD-ITO接触电阻，所述Gate-ITO接触电阻和SD-ITO接
触电阻复用第五测试接触电极。
12.根据权利要求11所述的阵列基板，其特征在于，所述第五测试接触
电极与所述阵列基板的ITO电极同层同材料设置。
13.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括：
第一薄膜晶体管、第二薄膜晶体管、Gate层金属线、SD层金属线、Gate-ITO
接触电阻和SD-ITO接触电阻，所述待测部件共使用9个测试接触电极，其中，
所述第一薄膜晶体管的栅极与第二薄膜晶体管的栅极复用第一测试接触电极，
所述第一薄膜晶体管的源极与第二薄膜晶体管的源极复用第二测试接触电极，
所述Gate层金属线和Gate-ITO接触电阻复用第三测试接触电极，所述SD层
金属线和SD-ITO接触电阻复用第四测试接触电极，所述Gate-ITO接触电阻
和SD-ITO接触电阻复用第五测试接触电极，第一薄膜晶体管的栅极与所述第
一测试接触电极连接，源极与所述第二测试接触电极连接，漏极与第六测试接
触电极连接，第二薄膜晶体管的栅极与所述第一测试接触电极连接，源极与所
述第二测试接触电极连接，漏极与第七测试接触电极连接，Gate层金属线的
一端与所述第四测试接触电极连接，另一端与第八测试接触电极连接，SD层
金属线的一端与所述第三测试接触电极连接，另一端与第九测试接触电极连接，
Gate-ITO接触电阻分别与所述第五测试接触电极和第四测试接触电极连接，
SD-ITO接触电阻分别与所述第五测试接触电极和第三测试接触电极连接。
14.根据权利要求1所述的阵列基板，其特征在于，所述...

【专利技术属性】
技术研发人员：季雨，吴成业，吴正运，冯磊，王备，宋磊，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11