一种基于PN结的硅通孔结构及其制作方法技术

本发明专利技术公开了基于PN结的硅通孔结构，从外到内依次设置为P型半导体衬底、N型掺杂层、介质层和金属柱，P型半导体衬底与N型掺杂层之间形成PN结空间电荷区，N型掺杂层、PN结空间电荷区及P型半导体衬底构成PN结。本发明专利技术还公开了该基于PN结的硅通孔结构的制作方法。本发明专利技术与传统同轴结构的圆柱形硅通孔相比，其采用N型掺杂层与P型半导体衬底形成PN结，在三维集成电路工作时处于反偏状态，自动实现隔离噪声的作用，达到较高的高频信号完整性。并且本发明专利技术的硅通孔结构省去了接地环节，同时减少了金属的使用，提高了热机械可靠性。

【技术实现步骤摘要】

本专利技术属于三维集成电路
，具体涉及一种基于PN结的硅通孔结构，本专利技术还涉及该基于PN结的硅通孔结构的制作方法。
技术介绍
随着微电子技术的发展，微电子器件的尺寸按照摩尔定律持续减小，集成电路的集成度也逐渐增大，电子产品性能得到空前提高。但是随着尺寸减小到深亚微米甚至纳米量级后，摩尔定律受到越来越多的挑战，主要包括：首先，晶体管的特征尺寸逐渐达到物理极限，量子效应和短沟道效应越来越严重；其次，随着集成电路复杂度和晶体管数量的不断增加，芯片的面积也在不断增加，导致互连线的数量和长度迅速增加，集成电路的设计、性能和可靠性都受到严重影响。例如长度和延时的增加使电路同步工作异常困难，加之频率串扰增加，互连密度剧增，交叉干扰等因素的影响，导致互连危机产生。而且随着工作频率越来越高，由互连线寄生电阻、电容和电感等寄生效应所造成的时序问题，连线电容、漏电流以及短路造成的功耗，由于互连线密度过大引发的耦合和串扰，功率密度增加导致的散热困难等问题越专利技术显。三维集成电路不再一味追求小尺寸，而是将传统的二维集成电路垂直堆叠起来，通过硅通孔实现层间垂直互连，从而大大提高了集成度，同时减小了功耗、提高了系统性能，并且可以实现模拟、射频、逻辑电路等多种不同功能模块的异构集成，相对于下一代器件其技术成本也有所降低。总而言之，采用TSV互连的3DIC具有普通二维芯片无法比拟的优势，为系统集成提供了崭新的思路，将引发集成电路发展的根本性改变，被国际半导体技术发展蓝图(InternationalTechnologyRoadmapofSemiconductor，ITRS)预测为摩尔定律持续有效的有力保证。硅通孔作为三维集成电路中的关键结构，在三维集成电路中起到上下层芯片之间的信号互连作用，缩短了互连线的长度，减小了互连线的延时和损耗。但是，随着三维集成电路集成度的不断提高和复杂性的持续增长，硅通孔密度大幅度增加，硅通孔之间的电学耦合不能忽略；硅通孔之间、以及硅通孔与周围硅衬底其他器件之间的距离不断缩小，信号通道之间的耦合、串扰也随之增加。当电路工作频率提高时，硅通孔成为三维集成电路中的一个主要噪声源，尤其是工作在毫米波段甚至亚毫米波段时，硅通孔上的高速信号会与有源器件区域相互作用，导致电路故障和信号完整性的问题，甚至硅通孔自身寄生参量的影响足以淹没整个信号传输，严重影响着信号通道的信号完整性。因此，针对上述问题，有必要提出一种具有高电学可靠性的硅通孔结构。
技术实现思路
本专利技术的目的是提供一种基于PN结的硅通孔结构，解决现有技术中的圆柱形硅通孔结构隔离层必须接地、使用麻烦的问题，并且大幅度提高硅通孔结构的电学可靠性。本专利技术的另一个目的是提供该基于PN结的硅通孔结构的制作方法。本专利技术所采用的技术方案是：一种基于PN结的硅通孔结构，从外到内依次设置为P型半导体衬底、N型掺杂层、介质层和金属柱，P型半导体衬底与N型掺杂层之间形成PN结空间电荷区，N型掺杂层、PN结空间电荷区及P型半导体衬底构成PN结。本专利技术的特点还在于：P型半导体衬底为P型掺杂的硅衬底。N型掺杂层的表面浓度和掺杂深度为0.5～1.5μm。介质层为二氧化硅层、氮化硅层、氮氧化硅层中的一种；介质层的厚度为0.1～0.5μm。金属柱为铜柱、钨柱或铝柱中的一种；金属柱的半径为2～4μm。本专利技术的另一个技术方案是：一种上述基于PN结的硅通孔结构的制作方法，具体按照以下步骤实施：步骤1、选定衬底；步骤2、采用反应离子法在衬底上刻蚀贯通衬底上下表面的通孔；步骤3、在步骤2刻蚀形成的通孔内表面制备N型掺杂层；步骤4、在步骤3制备的N型掺杂层的内表面制备介质层；步骤5、采用物理气相淀积法在步骤4制备的介质层以内制备金属柱，直至金属柱将衬底中的通孔完全填满为止；步骤6、对衬底和硅通孔的上表面进行化学机械抛光，直到衬底和硅通孔的上表面平整为止，即完成该基于PN结的硅通孔结构的制作。本专利技术另一个技术方案的特点还在于：步骤1中选定的衬底为P型掺杂的硅衬底；步骤2中在衬底上刻蚀的通孔半径为2.6～6μm；步骤3制备的N型掺杂层的表面浓度和掺杂深度为0.5～1.5μm；步骤4制备的介质层的厚度为0.1～0.5μm；步骤5制备的金属柱的半径为2～4μm。步骤3具体按照以下步骤实施：步骤3.1、采用恒定表面源扩散方式在步骤2刻蚀形成的通孔内表面淀积杂质原子；步骤3.2、采用有限表面源扩散方式将步骤3.1淀积好杂质原子的衬底放入到水平扩散炉中，使步骤3.1中淀积的杂质原子进一步向衬底内扩散以形成N型掺杂层。步骤3.2中的水平扩散炉的炉温为950℃-1050℃。步骤4制备的介质层为二氧化硅层、氮化硅层、氮氧化硅层中的一种；当介质层为二氧化硅层时，采用的制备工艺为常压化学气相淀积法，且步骤4具体按照以下步骤实施：步骤4.1、将经过步骤3的衬底放入到反应炉中，反应炉的温度保持在240～450℃范围内；步骤4.2、采用计量泵计量硅烷气体，并采用转子流量计计量氧气，使氧气和硅烷气体的流量比不小于3:1；步骤4.3、将硅烷气体加压后输送到汽化炉中，并将氧气输送到鼓泡瓶中，将鼓泡瓶内的反应溶液经恒温加热器加热到340℃-360℃，氧气在鼓泡瓶中与水蒸气混合后，再通入到预热炉中，并将经过汽化炉的硅烷气体也通入到预热炉中与氧气混合，使硅烷气体和氧气的混合气体达到380～450℃，最后，将硅烷气体和氧气的混合气体通入到反应炉，硅烷气体和氧气的混合气体在反应炉中被吸附到步骤3制备的N型掺杂层的内表面，形成介质层；当介质层为氮化硅层时，采用的制备工艺为等离子体增强化学气相沉积法，并且采用硅烷气体和氨气作为反应气体；当介质层为氮氧化硅层时，采用的制备工艺为等离子体增强化学气相沉积法，并且采用一氧化二氮气体和硅烷气体作为反应气体。本专利技术的有益效果是：本专利技术的基于PN结的硅通孔结构，与传统同轴结构的圆柱形硅通孔相比，其采用N型掺杂层与P型半导体衬底形成PN结，在三维集成电路工作时处于反偏状态，自动实现隔离噪声的作用，达到较高的高频信号完整性。并且本专利技术的硅通孔结构省去了接地环节，同时减少了金属的使用，提高了热机械可靠性。附图说明图1为本专利技术基于PN结的硅通孔结构的纵向剖面图；图2为本专利技术基于PN本文档来自技高网...

【技术保护点】
一种基于PN结的硅通孔结构，其特征在于，从外到内依次设置为P型半导体衬底(1)、N型掺杂层(3)、介质层(4)和金属柱(5)，所述P型半导体衬底(1)与N型掺杂层(3)之间形成PN结空间电荷区(2)，N型掺杂层(3)、PN结空间电荷区(2)及P型半导体衬底(1)构成PN结。

【技术特征摘要】
1.一种基于PN结的硅通孔结构，其特征在于，从外到内依次设
置为P型半导体衬底(1)、N型掺杂层(3)、介质层(4)和金属柱
(5)，所述P型半导体衬底(1)与N型掺杂层(3)之间形成PN结
空间电荷区(2)，N型掺杂层(3)、PN结空间电荷区(2)及P型半
导体衬底(1)构成PN结。
2.根据权利要求1所述的基于PN结的硅通孔结构，其特征在于，
所述P型半导体衬底(1)为P型掺杂的硅衬底。
3.根据权利要求1所述的基于PN结的硅通孔结构，其特征在于，
所述N型掺杂层(3)的表面浓度和掺杂深度为0.5～1.5μm。
4.根据权利要求1所述的基于PN结的硅通孔结构，其特征在于，
所述介质层(4)为二氧化硅层、氮化硅层、氮氧化硅层中的一种；
所述介质层(4)的厚度为0.1～0.5μm。
5.根据权利要求1所述的基于PN结的硅通孔结构，其特征在于，
所述金属柱(5)为铜柱、钨柱或铝柱中的一种；所述金属柱(5)的
半径为2～4μm。
6.一种权利要求1所述基于PN结的硅通孔结构的制作方法，其
特征在于，具体按照以下步骤实施：
步骤1、选定衬底(1)；
步骤2、采用反应离子法在衬底(1)上刻蚀贯通衬底(1)上下
表面的通孔；
步骤3、在步骤2刻蚀形成的通孔内表面制备N型掺杂层(3)；
步骤4、在步骤3制备的N型掺杂层(3)的内表面制备介质层
(4)；
步骤5、采用物理气相淀积法在步骤4制备的介质层(4)以内
制备金属柱(5)，直至金属柱(5)将衬底(1)中的通孔完全填满为
止；
步骤6、对衬底(1)和硅通孔的上表面进行化学机械抛光，直
到衬底(1)和硅通孔的上表面平整为止，即完成该基于PN结的硅
通孔结构的制作。
7.根据权利要求6所述的基于PN结的硅通孔结构的制作方法，
其特征在于，所述步骤1中选定的衬底(1)为P型掺杂的硅衬底；
所述步骤2中在衬底(1)上刻蚀的通孔半径为2.6～6μm；所述步骤
3制备的N型掺杂层(3)的表面浓度和掺杂深度为0.5～1.5μm；所
述步骤4制备的介质层(4...

【专利技术属性】
技术研发人员：王凤娟，王刚，余宁梅，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：陕西;61