超级结半导体器件及其形成方法技术

本发明专利技术公开了一种超级结半导体器件及其形成方法。该超级结半导体器件包括：半导体衬底；位于半导体衬底之上的埋层，埋层包括交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；位于埋层之上的超级结器件层，超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中第一方向与第二方向相交。本发明专利技术的超级结半导体器件具有耐压性能好、结构简单、制造成本低等优点。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造
，具体涉及一种超级结半导体器件及其形成方法。
技术介绍
VDMOS(verticaldouble-diffusionmetal-oxide-semiconductor,垂直双扩散金属氧化物半导体结构)器件是新一代功率半导体器件，在电力电子领域得到了广泛的应用。图1为传统的功率VDMOS器件的元胞示意图，其中：N型外延层通过背面电极引出，作为漏电极(Drain)；P型阱区(P-body)通过表面P+、N+引出，作为源电极(Source)；P型阱区之间的外延层上设有栅电极，与N型外延层间有绝缘介质间隔。器件工作截止态时，源极接地，漏极加正电压，所加电压主要由P-body和N外延层形成的PN结承担；随着所加电压的增大，电场随之升高；当电场最高点达到击穿电压Ec时，器件就发生击穿。图2为图1所示器件击穿时沿a-c处的电场分布。由半导体物理可知，电压为电场的积分，因此，图2中的阴影部分的面积就是击穿电压的值。为了提高功率VDMOS器件的耐压性能，技术人员提出了一种具有超极结结构的功率VDMOS器件。图3为具有超极结结构的功率VDMOS器件的元胞结构示意图。超级结结构形成于器件的漂移层内。该漂移层内包括N型导电类型柱(简称“N柱”)和P型导电类型柱(简称“P柱”)，N柱和P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质，P柱具有P导电类型杂质，而且，N柱的杂质量与P柱的杂质量保持<br>一致。当具有超结结构的器件反向截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱和P柱间的P-N结界面延伸，由于N柱内的杂质量与P柱内的杂质量相等，因此耗尽层延伸并完全耗尽N柱与P柱，从而支持器件耐压。由于交替邻接排列的P柱和N柱能够形成电场平衡，可以降低掺外延杂浓度，即器件的导通电阻极大减小。在理论上的理想情况下，其击穿时沿a-b-c处的电场分布如图4所示。显然地，图4中阴影部分的面积明显大于图2中的阴影部分的面积，这说明增设了超级结结构之后提高了器件的击穿电压值。因此，具有超结结构的半导体功率器件具有高耐压和低导通电阻的电学特性。由上可知，超级结器件的击穿电压主要由形成电场平衡的P柱和N柱的深度决定。但现有技术中欲形成较深的P柱和N柱，其工艺过程中的一致性和稳定性较难控制，并且制造成本昂贵，不利于产品性价比的提高。
技术实现思路
本专利技术旨在至少在一定程度上解决如何低成本地、通过形成P柱或N柱来提高器件击穿电压的技术问题。为此，本专利技术的目的在于提出一种具有埋层结构的超级结半导体器件及其形成方法。根据本专利技术第一方面实施例的超级结半导体器件，可以包括：半导体衬底；位于所述半导体衬底之上的埋层，所述埋层包括交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；位于所述埋层之上的超级结器件层，所述超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中所述第一方向与所述第二方向相交。根据本专利技术实施例的超级结半导体器件中，通过增设具有交替邻接的P型条状埋区和N型条状埋区的埋层，相当于对原本的超级结器件层中的P型条状掺杂区和N型条状掺杂区进行了局部的纵向延伸，整个器件中的P柱和N柱的厚度增加，从而提高了整个器件的耐压性能。该超级结器件还具有结构简单，制造成本低等优点。另外，根据本专利技术上述实施例的超级结半导体器件还可以具有如下附加的技术特征：在本专利技术的一个实施例中，所述第一方向与所述第二方向垂直。在本专利技术的一个实施例中，所述P型条状埋区或所述N型条状埋区的深度与宽度的比值不超过10在本专利技术的一个实施例中，所述多个P型条状埋区的厚度、所述多个N型条状埋区的厚度均与所述埋层厚度相等。根据本专利技术第二方面实施例的超级结半导体器件的形成方法，可以包括步骤：提供半导体衬底；在所述半导体衬底之上形成第一导电类型的外延层，然后在所述外延层中刻蚀相互平行的、沿第一方向延伸的多个沟槽，然后沉积第二导电类型材料填满所述多个沟槽，从而在所述半导体衬底之上形成交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；形成超级结器件层，所述超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中所述第一方向与所述第二方向相交。根据本专利技术实施例的超级结器件的形成方法，通过在现有的超级结器件的超级结结构底部增设具有交替邻接的P型条状埋区和N型条状埋区的埋层，相当于对原本的超级结器件层中的P型条状掺杂区和N型条状掺杂区进行了局部的纵向延伸，整个器件中的P柱和N柱的厚度增加，从而提高了整个器件的耐压性能。该超级结器件的形成方法还具有简单易行，与现有工艺兼容等优点。另外，根据本专利技术上述实施例的超级结半导体器件的形成方法还可以具有如下附加的技术特征：在本专利技术的一个实施例中，所述第一方向与所述第二方向垂直。在本专利技术的一个实施例中，所述P型条状埋区或所述N型条状埋区的深度与宽度的比值不超过10。在本专利技术的一个实施例中，所述沟槽的深度与所述外延层的厚度相等。根据本专利技术第三方面实施例的超级结半导体器件的形成方法，可以包括步骤：提供半导体衬底；沉积第一导电类型材料以形成外延薄层，然后在所述外延薄层中的多个相互平行的、沿第一方向延伸的条状区域内注入第二导电类型杂质，重复执行本步骤多次以得到垂直方向上堆叠的多个所述外延薄层；对多个所述外延薄层退火，以使多个外延薄层中的具有第二导电类型杂质区域连成整体，从而在所述半导体衬底之上形成交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；形成超级结器件层，所述超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中所述第一方向与所述第二方向相交。根据本专利技术实施例的超级结器件的形成方法，通过在现有的超级结器件的超级结结构底部增设具有交替邻接的P型条状埋区和N型条状埋区的埋层，相当于对原本的超级结器件层中的P型条状掺杂区和N型条状掺杂区进行了局部的纵向延伸，整个器件中的P柱和N柱的厚度增加，从而提高了整个器件的耐压性能。该超级结器件的形成方法还具有简单易行，与现有工艺兼容等优点。另外，根据本专利技术上述实施例的超级结半导体器件的形成方法还可以具有如下附加的技术特征：在本专利技术的一个实施例中，所述第一方向与所述第二方向垂直。在本专利技术的一个实施例中，所述P型条状埋区或所述N型条状埋区的深度与宽度的比值不超过10。在本专利技术的一本文档来自技高网...

【技术保护点】
一种超级结半导体器件，其特征在于，包括：半导体衬底；位于所述半导体衬底之上的埋层，所述埋层包括交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；位于所述埋层之上的超级结器件层，所述超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中所述第一方向与所述第二方向相交。

【技术特征摘要】
1.一种超级结半导体器件，其特征在于，包括：
半导体衬底；
位于所述半导体衬底之上的埋层，所述埋层包括交替排列的、沿第一方向延伸的多个
P型条状埋区和多个N型条状埋区；
位于所述埋层之上的超级结器件层，所述超级结器件层底部包括交替排列的、沿第二
方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中所述第一方向与所述第二方
向相交。
2.根据权利要求1所述的超级结半导体器件，其特征在于，所述第一方向与所述第二
方向垂直。
3.根据权利要求1所述的超级结半导体器件，其特征在于，所述P型条状埋区或所述N
型条状埋区的深度与宽度的比值不超过10。
4.根据权利要求1所述的超级结半导体器件，其特征在于，所述多个P型条状埋区的
厚度、所述多个N型条状埋区的厚度均与所述埋层厚度相等。
5.一种超级结半导体器件的形成方法，其特征在于，包括以下步骤：
提供半导体衬底；
在所述半导体衬底之上形成第一导电类型的外延层，然后在所述外延层中刻蚀相互平
行的、沿第一方向延伸的多个沟槽，然后沉积第二导电类型材料填满所述多个沟槽，从而
在所述半导体衬底之上形成交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型
条状埋区；
形成超级结器件层，所述超级结器件层底部包括交替排列的、沿第二方向延伸的多个
P型条状掺杂区和多个N型条状掺杂区，其中所述第一方向与所述第二方向相交。
6.根据权利要求5所述的超级结半导体器件的形成方法，其特征在于，所述...

【专利技术属性】
技术研发人员：朱超群，陈宇，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：广东;44