一种通过结形貌改善闪存耐久性的方法技术

一种通过结形貌改善闪存耐久性的方法，其包括将2T嵌入式闪存单元阵列中形成内部结后的硅片旋转90度，使离子注入沿存储管和选择管栅极方向；同时倾斜离子注入角度，其利用隔离区高度的阴影效应使内部结的注入远离隔离区；进行第一次离子注入；将2T嵌入式闪存单元阵列中形成内部结后的硅片再旋转90度，还是使离子注入沿存储管和选择管栅极方向；同时也倾斜离子注入角度；进行第二次离子注入，从而减小编程和擦除过程中的界面态的影响，提高闪存单元的耐久性。

【技术实现步骤摘要】

本专利技术属于半导体
，涉及芯片的测试电路，尤其涉及一种一种通过结形貌改善闪存耐久性的方法。
技术介绍
闪存盘是基于flashmemory为存储介质的、以USB为接口的一种存储方式；闪存盘一出现，就被电脑业内人士认为是“软盘的终结者”，闪存盘的存储容量与日俱增，现在最高等级的闪存盘每只已经可以容纳相当于1500张软盘的信息，闪存盘技术还被用到了数码相机、随身听等新领域。闪存由于其具有高密度、低价格、电可编程和擦除的优点已被广泛作为非易失性记忆体应用的最优选择。虽然最初对于闪存的开发和应用是用于单一的闪存产品，但是嵌入式闪存可以提供更多的优势。嵌入式闪存是将已有的闪存与现有的逻辑模块从物理或是电学进行结合，提供更多样的性能。2T嵌入式闪存的每个单元由两个晶体管-存储管和选择管组成，其由于可以通过选择管将外部干扰(例如，编程串扰或擦除串扰)降低甚至摒除而得到广泛的使用。请参阅图1，图1所示为现有技术中2T嵌入式闪存单元阵列示意图。如图所示，2T嵌入式闪存包括N型和P型存储管组成。请参阅图2，图2所示为图1图中2T嵌入式存储管和选择管结构(沿图1AA’虚线方向)的剖切示意图。如图2所示，该2T闪存结构除了包含存储管和选择管外，在存储管和选择管二者之间还包含共用的内部结，这个内部结用作存储管的漏端，承接从选择管到存储管的电压转移。这个内部结与存储管栅极重叠区域是用于存储管的带到带电子隧穿诱导热电子注入方式(Band-to-bandtunnel-inducedhot-electron(BTBTIHE))编程的区域。请参阅图3，图3为现有技术中2T内部结位置示意图；其中，沿图1BB’虚线方向的箭头表示结离子注入的方向。如图3所示，该现有技术中的2T结构对于内部结的形成主要是使用垂直的离子注入来形成，这种结构可以将结的面积最大化，增加编程时的电子注入。然而，这种方法对于闪存的耐久性会产生影响，在电子注入的过程中，会有电子进入到有源区和隔离区的界面附近(如图4所示)，电子被内部结附近隔离区与有源区的界面捕获，会降低编程的电子注入效率。同样，在沟道Fowler-Nordheim(FN)的擦除阶段，这个捕获的电子会使擦除速度变慢，甚至使擦除不能完全，导致擦除窗口下降。由于注入形成的界面态会影响整个闪存的耐久性(耐久性是指闪存经过一定的编程和擦除循环后编程和擦除窗口的保持能力。是衡量闪存能力的重要标准)。因此，如何避免闪存-耐久性下降是本领域技术人员需要解决的问题。
技术实现思路
为了克服以上问题，本专利技术旨在提供一种通过结形貌改善闪存耐久性的方法，其旨在解决由于电子进入到有源区和隔离区的界面附近时，电子被结附近隔离区与有源区的界面捕获，会降低编程的电子注入效率，且因编程和擦除窗口的变化导致闪存的耐久性下降。为实现上述目的，本专利技术的技术方案如下：一种通过结形貌改善闪存耐久性的方法，2T嵌入式闪存单元阵列的内部结形成是通过离子注入来形成的；其中，所述2T嵌入式闪存结构除了包含存储管和选择管外，在所述存储管和选择管二者之间还包含共用的内部结，所述内部结用作所述存储管的漏端，承接从所述选择管到所述存储管的电压转移；其特征在于，包括如下步骤：步骤S1：将2T嵌入式闪存单元阵列中形成内部结后的硅片旋转90度，使离子注入沿所述存储管和选择管栅极方向；同时倾斜离子注入角度；步骤S2：进行第一次离子注入；步骤S3：将2T嵌入式闪存单元阵列中形成内部结后的硅片在步骤S1的位置上再旋转90度，还是使离子注入沿所述存储管和选择管栅极方向；同时也倾斜与步骤S1中的离子注入角度；步骤S4：进行第二次离子注入，从而减小编程和擦除过程中的界面态的影响。优选地，所述两次倾斜离子注入角度相同。优选地，所述倾斜离子注入角度根据所述隔离区高度有关，其利用隔离区高度的阴影效应使内部结的注入远离隔离区。优选地，所述倾斜离子注入角度根据所述隔离区衬垫层的厚度和工艺来定义。从上述技术方案可以看出，本专利技术的技术方案从降低甚至消除界面影响出发，通过改变内部结注入的硅片和离子注入方向，将硅片旋转90度同时倾斜离子注入角度，利用隔离区高度的阴影效应使结的注入远离隔离区，从而减小编程和擦除过程中的界面态的影响；并分两次注入，使离子注入沿存储和选择管栅极方向，同时倾斜离子注入角度，可以降低电子被界面态捕获的几率，降低对编程和擦除窗口的影响，提高闪存单元的耐久性。附图说明图1所示为现有技术中2T嵌入式闪存单元阵列示意图图2所示为图1图中2T嵌入式存储管和选择管结构(沿图1AA’虚线方向)的剖切示意图图3为现有技术中2T内部结位置示意图，其中，沿图1BB’虚线方向的箭头表示结离子注入的方向图4电子进入到内部结附近的有源区和隔离区界面的示意图图5为本专利技术实施例中通过结形貌改善闪存耐久性方法的流程示意图图6为本专利技术实施例中2T内部结位置示意图，其中，箭头表示结离子注入的方向图7为本专利技术实施例中内部结注入的扩散轮廓远离界面态的示意图具体实施方式体现本专利技术特征与优点的实施例将在后段的说明中详细叙述。应理解的是本专利技术能够在不同的示例上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本专利技术。以下结合附图，通过具体实施例对本专利技术的一种通过结形貌改善闪存耐久性的方法进一步详细说明。需要说明的是，本专利技术的通过结形貌改善闪存耐久性的方法，用于2T嵌入式闪存单元阵列对于内部结形成是使用离子注入来形成的工艺步骤中；其中，2T嵌入式闪存结构除了包含存储管和选择管外，在存储管和选择管二者之间还包含共用的内部结，内部结用作存储管的漏端，承接从选择管到存储管的电压转移。请参阅图5，图5为本专利技术实施例中通过结形貌改善闪存耐久性方法的流程示意图。如图所示，该通过结形貌改善闪存耐久性方法的流程包括如下步骤：步骤S1：将2T嵌入式闪存单元阵列中形成内部结后的硅片旋转90度，使离子注入沿存储管和选择管栅极方向；同时倾斜离子注入角度。具体地，本专利技术的技术方案从降低甚至消除界面影响出发，通过改变内部结注入的硅片和离子注入方向，将硅片旋转90度同时倾斜离子注入角度，利用隔离区高度的阴影效应使结的注入远离隔离区，从而减小编程和擦除过程中界面态的影响。在本专利技术的实施例中，倾斜离子注入角度可以根据隔离区高度调整，例如，以隔离区高度为180埃为例，由于硅片的晶面间距约为2.5埃，如果考虑界面态在隔离区附近20个硅原子附近，则倾斜的角度可以为：Arctang*(50/180)＝15.52度此外，具体的倾斜离子注入角度隔离区高度则需要根据前面隔离区衬垫层的厚度和工艺来定义。请参阅图6，图6为本专利技术实施例中2T内部结位置示意图。如图6所示，实施步骤S2：进行第一次离子注入；其中，箭头表示结离子注入的方向。上述步骤完成后，再进行晶圆另一面的离子注入，较佳地，两次倾斜离子注入角度相同。步骤S3：将2T嵌入式闪存单元阵列中形成内部结后的硅片在步骤S1的位置上再旋转90度，还是使离子注入沿存储管和选择管栅极方向；同时也倾斜与步骤S1中的离子注入角度；步骤S4：进行第二次离子注入，从而减小编程和擦除过程中的界面态的影响。上述步骤完成后，请参阅图7，图7为本专利技术实施例中内部结注入的扩散轮廓远离界面态本文档来自技高网...

【技术保护点】
一种通过结形貌改善闪存耐久性的方法，用于2T嵌入式闪存单元阵列对于内部结形成是使用离子注入来形成的工艺步骤中；其中，所述2T嵌入式闪存结构除了包含存储管和选择管外，在所述存储管和选择管二者之间还包含共用的内部结，所述内部结用作所述存储管的漏端，承接从所述选择管到所述存储管的电压转移；其特征在于，包括如下步骤：步骤S1：将2T嵌入式闪存单元阵列中形成内部结后的硅片旋转90度，使离子注入沿所述存储管和选择管栅极方向；同时倾斜离子注入角度；步骤S2：进行第一次离子注入；步骤S3：将2T嵌入式闪存单元阵列中形成内部结后的硅片在步骤S1的位置上再旋转90度，还是使离子注入沿所述存储管和选择管栅极方向；同时也倾斜离子注入角度；步骤S4：进行第二次离子注入，从而减小编程和擦除过程中的界面态的影响。

【技术特征摘要】
1.一种通过结形貌改善闪存耐久性的方法，用于2T嵌入式闪存单元阵列对于内部结形成是使用离子注入来形成的工艺步骤中；其中，所述2T嵌入式闪存结构除了包含存储管和选择管外，在所述存储管和选择管二者之间还包含共用的内部结，所述内部结用作所述存储管的漏端，承接从所述选择管到所述存储管的电压转移；其特征在于，包括如下步骤：步骤S1：将2T嵌入式闪存单元阵列中形成内部结后的硅片旋转90度，使离子注入沿所述存储管和选择管栅极方向；同时倾斜离子注入角度；步骤S2：进行第一次离子注入；步骤S3：将2T嵌入式闪存单元阵列中形成内部结后的硅片在步骤S1的位置上...

【专利技术属性】
技术研发人员：田志，范晓，殷冠华，陈昊瑜，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31