一种台面型探测器芯片制造技术

本实用新型专利技术提供了一种台面型探测器芯片，采用PIN结构，包括：一衬底；在衬底上制作的N型InP缓冲层、N型掺杂InP层、InGaAs吸收层、InGaAs渐变层、P型掺杂InP层以及InGaAs欧姆接触层；在PIN结构的P型区域两侧采用离子注入进行隔离形成的高阻区，实现侧向PN结的抑制；在高阻区外侧制作的台面型结构；在台面型结构上采用PECVD生长SiO2和SiNx混合保护层；在欧姆接触层上制作的P电极，在同一平面制作N电极。本实用新型专利技术提供的台面型探测器芯片减少了芯片本征电容及相关寄生参数，可以相应扩大探测器芯片的光接收区域的面积，提高与光纤耦合效率，实现了应用中的高灵敏度。同时，避免了传统台面探测器复杂的侧面聚合物钝化工艺，并且实现了更小的暗电流。

Mesa type detector chip

The utility model provides a mesa type detector chip, using PIN structure, including: a substrate; formed on the substrate of N InP buffer layer, N doped InP layer, InGaAs layer, InGaAs layer, gradient absorption type P doped InP layer and InGaAs ohmic contact layer; ion implantation with high resistivity region isolation in the form of the P area on both sides of the structure of PIN, suppress the lateral junction in mesa structure; high resistance region produced by PECVD; the growth of SiO2 and SiNx mixed protection layer in mesa structure; P electrode fabrication on the ohmic contact layer, making N electrode in the same plane. The table type detector chip provided by the utility model reduces the intrinsic capacitance and parasitic parameters of chip, the corresponding expansion of detector chip light receiving area can be improved, and the fiber coupling efficiency, to achieve high sensitivity applications. At the same time, it avoids the complex side polymer passivation process of the traditional mesa detector, and realizes the smaller dark current.

【技术实现步骤摘要】

本技术属于光纤通信
，更具体涉及高速数据传输及接入网络传输应用的一种台面型探测器芯片。
技术介绍
光纤通信是目前通讯网络的基本构成方式，针对于日益增长的信息传输、交换的需求，特别是“无线宽带”、“宽带中国”以及“大数据”等具有时代性的信息需求。作为光纤通信物理层面核心的探测器芯片需要在单信道速率、传输距离等指标上有较高的要求，这需要基于III–Ⅴ族化合物半导体的探测器芯片设计及工艺必须能够提高调制速率以及信道的信噪比，因此必须需要优化探测器的暗电流、灵敏度等指标。如图1所示，为现有技术中平面PIN探测器结构示意图，在半绝缘InP沉底上依次生长n++型InP、InGaAs吸收层以及本征InP，并通过Zn扩散工艺形成p++型InP层。由于“碗”形的p++层InP区域在探测器芯片的侧向存在PN界面电容，同时，上部P电极和底部的N电极也存在电容且电容较大。因此容易引起本征电容增大以及一系列非线性效应，进而影响高速率、微小信号的响应速度以及信噪比。进行优化可以尽量减小P型区域即光接收区域的面积来减小探测器芯片的本征电容常数，但此做法会增加光纤与探测器芯片光接收区域耦合的匹配难度，进而使得探测器芯片的接收效率即响应度降低，且难实现高灵敏度。如图2所示，为现有技术中台面型PIN探测器芯片结构示意图。10GPIN为了降低芯片本身的分布参数，均采用如图2所示的共面电极台面型PIN探测器芯片。这种做法实现了平面PN界面，消除了Zn扩散边缘侧向PN结电容和整个电极形成的电容。但是，如图2中的探测器芯片需要将芯片的PN结侧面和吸收区侧面暴露在外，此种做法会增大泄露电流。现有的解决方法是利用各种钝化或生长方式将结构“保护”起来，一般采用的将SiO2或SiNx的介质层在使用等离子化学气象沉积(PlasmaEnhancedChemicalVaporDeposition，PECVD)方式形成保护层的过程中存在保护层致密性以及保护层与化合物材料间隙的问题。而现有的聚酰亚胺(polimide)或BCB保护层形成方法均无法改善共面电极台面型探测器芯片固有的缺陷，如聚合物机械、储存稳定性(吸潮性)的问题，从而造成芯片的ESD阈值等抗冲击能力较弱；高温暗电流特性差，在85℃温度下一般都会达到几百纳安，从而造成非线性效应对温度依赖性高；聚合物钝化制作工艺难以控制，重复性不高，造成工艺复杂、成品率低等
技术实现思路
本技术要解决的技术问题是提供一种实现低暗电流、高灵敏度的台面型探测器芯片(解决现有技术中10Gbps高速或2.5GPONsuper-TIA应用中探测器芯片难以实现低暗电流、高灵敏度的问题)。为了解决上述技术问题，本技术提供一种台面型探测器芯片，采用PIN结构，包括：一衬底；在所述衬底上制作的N型InP缓冲层、N型掺杂InP层、InGaAs吸收层、InGaAs渐变层、P型掺杂InP层以及InGaAs欧姆接触层；在所述PIN结构的P型区域两侧采用离子注入进行隔离形成的高阻区，实现侧向PN结的抑制；在所述高阻区外侧制作的台面型结构；在所述台面型结构上采用PECVD生长SiO2和SiNx混合保护层；以及N电极和在所述欧姆接触层上制作的P电极。优选地，所述高阻区采用离子注入H+、O+、He+形成，离子注入形成结处于所述InGaAs渐变层和所述u-InGaAs吸收层以下预设高度。优选地，所述离子注入能量为30～120keV，剂量为1013～5*1014cm-2。优选地，所述预设高度为0～50nm。优选地，采用退火工艺消除离子注入造成的损伤，其中，退火温度为150～300℃，退火时间为0.5～2h。优选地，所述P型区域采用MOCVD系统的Zn扩散工艺制作。优选地，所述台面型结构采用反应离子深刻蚀技术制作。优选地，所述欧姆接触层采用刻蚀及腐蚀方法实现。优选地，所述衬底为半绝缘Fe掺杂InP衬底。优选地，所述N型InP缓冲层为N--InP缓冲层，其厚度为0.1～0.5um，掺杂浓度为1*1015～5*1015cm-3；所述N型掺杂InP层为N+-InP层，其厚度为0.5～1.5um，掺杂浓度为1*1018～7*1018cm-3；所述InGaAs吸收层为u-InGaAs吸收层，其厚度为2.0～4.0um，掺杂浓度＜1*1015cm-3；所述InGaAs渐变层为u-1.3InGaAsP渐变层和u-1.1InGaAsP渐变层，其厚度为0.01～0.04um且非掺杂；所述P型掺杂InP层为p+-InP层，其厚度为0.2～0.5um，掺杂浓度为1*1018～7*1018cm-3；所述PN接触层为InGaAs欧姆接触层，其厚度为0.05～0.1um，掺杂浓度为1*1015～8*1015cm-3。本技术提供了一种台面型探测器芯片，相对于传统平面型及常规台面型的探测器芯片，解决了平面型探测器芯片虽然暗电流小，但PN结界面非平面而导致的芯片本征电容大、灵敏度差的问题；以及常规台面型的探测器芯片在PN结侧面钝化工艺复杂，芯片可靠性差、暗电流大以及高温工作性能下降明显等问题。本技术提供的探测器芯片采用的新式台面结构以及P/N同面的电极工艺，利用P型区域侧面的高阻区实现了侧向PN结的抑制，减少了芯片本征电容及相关寄生参数，可以相应扩大探测器芯片的光接收区域的面积，提高与光纤耦合效率，实现了应用中的高灵敏度。同时，芯片没有将PN结侧面暴露在外界，仅需要SiO2或SiNx钝化层就可以实现很好的保护，避免了传统台面探测器复杂的侧面聚合物钝化工艺，并且实现了更小的暗电流。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的一种平面PIN探测器芯片结构示意图；图2为现有技术中的一种台面型PIN探测器芯片结构示意图；图3为本技术实施例提供的一种台面型PIN探测器芯片结构示意图；图4为本技术实施例提供的一种台面PIN探测器芯片外延结构示意图；图5～图7为本技术实施例提供的一种台面PIN探测器芯片制造流程示意图。具体实施方式下面结合附图和实施例对本技术作进一步详细描述。以下实施例用于说明本技术，但不能用来限制本技术的范围。台面型探测器芯片是目前广泛应用于高速光通信、宽带接入等网络中的一种接受信号芯片，将光纤传输的光信号转化成电信号输出。如图3所示，为本技术实施例提供的一种台面型PIN探测器芯片结构示意图。本技术提供一种台面型探测器芯片，采用PIN结构，包括：一衬底；在所述衬底上制作的N型InP缓冲层、N型掺杂InP层、InGaAs吸收层、InGaAs渐变层以及P型掺杂InP层；在所述PIN结构的P型区域两侧采用离子注入进行隔离形成的高阻区9，实现侧向PN结的抑制；在所述高阻区9外侧制作的台面型结构；在所述台面型结构上采用PECVD生长SiO2和SiNx混合保护层10；在同一平面制作的PN接触层；以及N电极12和在所述欧姆接触层上制作的P电极11，实现欧姆接触。优选地，所述高阻区9采用本文档来自技高网...

【技术保护点】
一种台面型探测器芯片，采用PIN结构，其特征在于，包括：一衬底；在所述衬底上制作的N型InP缓冲层、N型掺杂InP层、u‑InGaAs吸收层、InGaAs渐变层、P型掺杂InP层以及InGaAs欧姆接触层；在所述PIN结构的P型区域两侧采用离子注入进行隔离形成的高阻区，实现侧向PN结的抑制；在所述高阻区外侧制作的台面型结构；生长在所述台面型结构上的SiO2和SiNx混合保护层；以及N电极和在所述欧姆接触层上制作的P电极。

【技术特征摘要】
1.一种台面型探测器芯片，采用PIN结构，其特征在于，包括：一衬底；在所述衬底上制作的N型InP缓冲层、N型掺杂InP层、u-InGaAs吸收层、InGaAs渐变层、P型掺杂InP层以及InGaAs欧姆接触层；在所述PIN结构的P型区域两侧采用离子注入进行隔离形成的高阻区，实现侧向PN结的抑制；在所述高阻区外侧制作的台面型结构；生长在所述台面型结构上的SiO2和SiNx混合保护层；以及N电极和在所述欧姆接触层上制作的P电极。2.根据权利要求1所述的台面型探测器芯片，其特征在于，所述高阻区处于所述InGaAs渐变层和所述u-InGaAs吸收层以下预设高度。3.根据权利要求2所述的台面型探测器芯片，其特征在于，所述预设高度为0～50nm。4.根据权利要求1所述的台面型探测器芯片...

【专利技术属性】
技术研发人员：唐琦，王汉华，
申请(专利权)人：武汉光安伦光电技术有限公司，
类型：新型
国别省市：湖北;42