用于降低SIC半导体器件的双极退化的方法和半导体器件技术

本发明专利技术涉及用于降低SIC半导体器件的双极退化的方法和半导体器件。公开了一种用于形成半导体器件的方法和一种半导体器件。方法包括：在SiC半导体主体中通过引入非掺杂粒子到半导体主体中在第一半导体区中形成晶体缺陷；以及形成第二半导体区使得在第一半导体区与第二半导体区之间存在pn结。

【技术实现步骤摘要】

本公开大体涉及用于降低碳化硅（SiC）半导体器件的双极退化的方法以及SiC半导体器件。
技术介绍
以高的电压阻断能力提供低的开关损耗给由碳化硅（SiC）制成的半导体器件在诸如功率转换和驱动应用的功率电子应用中正变得越来越流行。SiC以多个不同结晶形式存在。主要多型的SiC是4H-SiC、6H-SiC以及3C-SiC。4H或6H多型的SiC在半导体器件的生产中是优选的。4H或6H多型的SiC在热力学上亚稳定。因此，与半导体器件中的电子和空穴的复合相关联的能量可以使4H或6H多型的SiC晶体区转换为热力学上稳定的3C多型。特别地，该效应可以出现在4H或6H多型晶体中的晶体缺陷处诸如在基面位错或堆垛层错处。这样的晶体缺陷处的电子和空穴的复合可以在那些缺陷处使4H或6H多型的SiC转换为3C多型的SiC，并且可以使缺陷区扩大。然而，大的缺陷区可以使诸如导通电阻和漏电流的器件性质退化。因为这样的退化基于双极电荷载流子（即，电子和空穴）的复合，并且影响其寿命，所以其可以被称为双极退化。因此，存在下述需要：防止或至少降低SiC半导体器件的双极退化。
技术实现思路
一个实施例涉及用于形成半导体器件的方法。该方法包括在SiC半导体主体中通过引入非掺杂粒子到半导体主体中在第一半导体区中形成晶体缺陷。该方法还包括形成第二半导体区，使得在第一半导体区与第二半导体区之间存在pn结。一个实施例涉及半导体器件。该半导体器件在SiC半导体主体中包括第一半导体区与第二半导体区之间的pn结。半导体器件还包括具有通过引入粒子到第一半导体区中的半导体主体中诱发的晶体缺陷的缺陷区。附图说明下面参考附图解释示例。附图用来图示某些原理，使得仅对于理解这些原理所必要的方面被图示。附图不是成比例的。在附图中，相同参考符号表示类似特征。图1图示用于产生包括pn结的SiC半导体主体中的缺陷的方法的一个实施例；图2A-2B图示用于产生pn结的方法的一个实施例；图3A-3B图示用于产生pn结的方法的另一个实施例；图4示出在将质子注入到SiC半导体主体中时图示反冲分布的曲线图；图5示出在将氦离子注入到SiC半导体主体中时图示反冲分布的曲线图；图6示出在将氮离子注入到SiC半导体主体中时图示反冲分布的曲线图；图7示出二极管的垂直横截面视图；图8示出MOS晶体管的垂直横截面视图；图9图示包括在存在锗（Ge）的情况下外延生长SiC的方法；以及图10示意性地示出根据三个实施例的外延生长的半导体区中的锗浓度。在下面的详细描述中，对附图进行参考。附图形成描述的部分并且作为例证示出如何可以实践本专利技术的特定实施例。要理解的是，在本文中描述的各种实施例的特征可以被彼此组合，除非另外特别指出。图1图示用于产生碳化硅（SiC）半导体器件的方法的一个实施例。图1示出在过程的一个过程序列期间的半导体器件的半导体主体100的垂直横截面视图。半导体器件包括第一掺杂类型（导电类型）的第一半导体器件11与和第一掺杂类型互补的第二掺杂类型（导电类型）的第二半导体区12之间的pn结。半导体主体100的至少这些第一和第二半导体区11、12由SiC组成。根据一个实施例，SiC是4H多型（4H-SiC）或6H多型（6H-SiC）的SiC。半导体主体100可以包括缺陷，诸如例如基面位错或堆垛层错。在半导体器件的操作中，即，当将电压施加在第一半导体区11与第二半导体区12之间使得pn结正向偏置时，电子和空穴可以在那些缺陷处复合。与这样的复合相关联的能量被耗散在半导体晶体中。特别地，在那些缺陷所位于的区中，所耗散的能量可以使SiC晶体部分地转换为3C-SiC，其是热力学上比4H-Sic或6H-SiC更稳定的SiC多型。然而，这样的部分转换增加一个缺陷区的大小和/或半导体晶体中的缺陷区的数目。这可以导致那些半导体区的诸如增加的电阻和增强的漏电流的退化，其非常不合期望。为了防止或至少降低与4H-SiC或6H-SiC成为3C-SiC的转换相关联的退化缺陷，方法包括在第一半导体区11和第二半导体区12中的至少一个中形成晶体缺陷PD。在图1中示出的实施例中，在第一半导体区11中产生那些晶体缺陷PD。根据一个实施例，这些晶体缺陷包括点缺陷或具有若干点缺陷的复合体。具有若干点缺陷的复合体的示例包括但不受限于双空隙或具有若干空隙和至少一个附加杂质原子（诸如例如氮、氧或钒）的复合体。那些晶体缺陷可以被称为零维晶体缺陷，其与一维或二维晶体缺陷诸如例如堆垛层错或基面位错相对比。形成那些晶体缺陷包括经由第一表面101注入非掺杂粒子到半导体主体100中。注入到半导体主体100中的那些非掺杂粒子的示例包括质子、惰性气体离子、重金属离子和IV族离子。“IV族离子”是选自周期系统的IV族（钛族）的离子。例如，惰性气体离子包括氦离子，并且重金属离子包括铂离子、金离子和钒离子中的一个。在第一半导体区11和第二半导体区12中的至少一个中形成点缺陷还包括用来使缺陷PD稳定的退火过程。根据一个实施例，退火过程中的温度选自1100℃与1900℃之间特别是1500℃与1800℃之间的范围。在第一半导体区11和第二半导体区12中的至少一个中生成的缺陷PD具有两个效果。首先，电荷载流子（电子和空穴）的复合出现在那些缺陷PD处，使得较少电荷载流子在其他晶体缺陷诸如例如基面位错或堆垛层错处复合。将4H-SiC转换为3C-SiC涉及由于与那些缺陷处的电荷载流子的复合相关联的能量而引起的堆垛层错或基面位错的延伸。因为缺陷PD是零维缺陷，所以它们不能形成针对这样的堆垛层错或基面位错的延伸的基础，使得那些缺陷PD处的电荷载流子的复合当其达到堆垛层错或基面位错的延伸时不是关键的。其次，那些点缺陷可以充当防止那些其他晶体缺陷（基面位错、堆垛层错）在半导体主体100中扩大的屏障。根据一个实施例，将晶体缺陷形成使得第一半导体区11包括其中缺陷浓度在1E16cm-3与1E21cm-3之间，特别是在1E17cm-3和1E20cm-3之间。该区将在下文中被称为缺陷区。在垂直于pn结的方向上，该方向对应于垂直于图1中示出的实施例中的第一表面101的方向x，第一半导体区11具有长度d。根据一个实施例，缺陷区的方向x上的尺寸是长度d的至少10％。在垂直于方向x的方向上，缺陷区的尺寸可以取决于如何生成缺陷区。下面解释示例。根据一个实施例，缺陷区与pn结间隔开。根据一个实施例，pn结与该区之间的距离至少是d的50％（0.5d），至少是d的66％（0.66d）或甚至至少是d的75％（0.75d）。根据一个实施例，缺陷被生成为使得缺陷浓度的最大值与pn结间隔开至少d的50％（0.5d），至少d的66％（0.66d）或甚至至少d的75％（0.75d）。可以使用不同方法以在第一半导体区11与第二半导体区12之间形成pn结。根据图2A-2B中示出的一个实施例，方法包括提供第一半导体区11（参见图2A）以及外延生长在第一半导体区11上形成第二半导体区12的半导体层（参见图2B）。提供第一半导体区11可以包括外延生长在衬底13上形成第一半导体区11的半导体层（在图2A和2B中以点线示出）。根据在图3A-3B中示出的另一个实施例，该方法包括提供半导体层11'（参见图3A），以及经由第一表面101本文档来自技高网...

【技术保护点】
一种用于形成半导体器件的方法，包括：在SiC半导体主体中，通过引入非掺杂粒子到半导体主体中在第一半导体区中形成晶体缺陷；以及形成第二半导体区，使得在第一半导体区与第二半导体区之间存在pn结。

【技术特征摘要】
2015.07.10 DE 102015111213.21.一种用于形成半导体器件的方法，包括：在SiC半导体主体中，通过引入非掺杂粒子到半导体主体中在第一半导体区中形成晶体缺陷；以及形成第二半导体区，使得在第一半导体区与第二半导体区之间存在pn结。2.权利要求1的方法，其中晶体缺陷包括点缺陷和具有若干点缺陷的复合体中的至少一个。3.权利要求1或2的方法，其中形成晶体缺陷包括形成晶体缺陷使得在第一半导体区中存在缺陷区，其中缺陷区中的晶体缺陷的浓度在1E16cm-3与1E21cm-3之间。4.权利要求1-3中的一项的方法，其中引入非掺杂粒子包括经由第一表面注入非掺杂粒子到半导体主体中。5.权利要求4的方法，其中粒子包括选自由以下构成的组的至少一种类型的粒子：质子；惰性气体离子；IV族离子；以及重金属离子。6.权利要求5的方法，其中惰性气体离子包括氦离子。7.权利要求5的方法，其中重金属离子选自由以下构成的组：铂离子；金离子；以及钒离子。8.权利要求4-7中的一项的方法，其中经由第一表面将非掺杂粒子注入到半导体主体中包括注入至少在两个不同注入能量处的粒子。9.权利要求1-3中的一项的方法，其中引入非掺杂粒子包括在外延生长第一半导体区期间引入粒子。10.权利要求9的方法，其中非掺杂粒子包括锗原子。11.权利要求1-10中的一项的方法，其中半导体主体包括4H和6H多型中的一个的SiC。12.权利要求1-11中的一项的方法，其中第一半导体区包括背向pn结的方向上的长度，其中形成晶体缺陷包括在第一半导体区中形成晶体缺陷浓度的最大值，以及其中形成最大值包括形成最大值使得pn结与最大值的位置之间的最短距离是长度的至少50％。13.权利要求12的方法，其中形成最大值包括形成最大值使得pn结与最大值的位置之间的最短距离是长度的至少66％或长度的至少75％。14.权利要求2-11中的一项的方法，其中第一半导体区包括背向pn结的方向上的长度，其中形成缺陷区包括形成缺陷区使得pn结与缺陷区之间的最短距离是长度的至少50％。15.权利要求2或14的方法，其中第一半导体区包括背向pn结的方向上的长度，以及其中形成缺陷区包括形成缺陷区使得缺陷区在背向pn结的方向上的尺寸是长度的至少10％。16.权利要求1-15中的一项的方法，其中形成晶体缺陷包括在其中少数电荷载流子寿命小于1微秒的第一半导体区中形成缺陷区。17.一种半导体器件，包括：SiC半导体主体中的在第一半导体区与第二半导体区之间的pn结；通过引入粒子到半导体主体中...

【专利技术属性】
技术研发人员：JP康拉特，R鲁普，HJ舒尔策，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE