半导体装置以及半导体装置的制造方法制造方法及图纸

本发明专利技术提供能够对于以往的横向IGBT不损伤击穿电压特性地改善输出特性的半导体装置以及半导体装置的制造方法。半导体装置包括：P型基极区域，其设置在N型半导体层的表层部；N型发射极区域，其设置在P型基极区域的内侧；P型集电极区域，其在N型半导体层的表层部被与P型基极区域分离地设置；栅极绝缘膜，其设置在N型半导体层的表面，与P型基极区域以及N型发射极区域接触；栅电极，其设置在栅极绝缘膜上；以及柱状构造物，其设置在N型半导体层的内部的P型基极区域与P型集电极区域之间，上述柱状构造物的一端与在N型半导体层的表层部延伸的N型半导体连接，并且具有沿N型半导体层的深度方向延伸的绝缘体。

【技术实现步骤摘要】

本专利技术涉及半导体装置以及半导体装置的制造方法。
技术介绍
IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)是功率器件的一种，在追求节能社会的建设的今天，其重要性日益增加。特别是由于横向IGBT能够组装到IC，所以能够期待针对多方面的应用。作为提高IGBT的击穿电压的技术，例如已知有下述的内容。即在专利文献1中记载有通过在n+发射极区域和p+集电极区域之间的晶圆表面形成沟槽，并用沟槽埋入绝缘膜填充其中，来使承载击穿电压的漂移区域弯曲，延长有效的漂移长度。专利文献1：日本特开2010-186878号公报IGBT在输出特性与击穿电压特性之间具有折中关系。在使集电极/发射极间饱和电压减少，减少了损失的情况下，集电极/发射极间击穿电压降低。另一方面，在提高集电极/发射极间击穿电压，增大了针对由过电压引起的破坏的余量的情况下，集电极/发射极间饱和电压升高。根据这样的折中关系，不能说以往的横向IGBT的整体性能充分高。
技术实现思路
本专利技术的目的在于提供一种能够对于以往的横向IGBT不损伤击穿电压特性地改善输出特性的半导体装置及其制造方法。本专利技术的半导体装置包括：P型基极区域，其设置在N型半导体层的表层部；N型发射极区域，其设置在上述P型基极区域的内侧；P型集电极区域，其在上述N型半导体层的表层部被与上述P型基极区域分离地设置；栅极绝缘膜，其设置在上述N型半导体层的表面，与上述P型基极区域以及上述N型发射极区域接触；栅电极，其设置在上述栅极绝缘膜上；以及柱状构造物，其设置在上述N型半导体层的内部的上述P型基极区域与上述P型集电极区域之间，上述柱状构造物的一端与在上述N型半导体层的表层部延伸的N型半导体连接，并且具有沿上述N型半导体层的深度方向延伸的绝缘体。本专利技术的半导体装置的制造方法包括：形成从N型半导体层的表面向上述N型半导体层的深度方向延伸的沟槽的工序；在上述沟槽的内部埋入绝缘体来形成柱状构造物的工序；用N型半导体填充上述沟槽的内部的上述柱状构造物的上部的工序；在上述N型半导体层的表面形成栅极绝缘膜的工序；在上述栅极绝缘膜上形成栅电极的工序；在上述N型半导体层的表层部形成P型基极区域以便与上述栅极绝缘膜接触的工序；在上述P型基极区域的内侧形成N型发射极区域以便与上述栅极绝缘膜接触的工序；以及在上述N型半导体层的表层部形成P型集电极区域以便在与上述P型基极区域之间夹着上述柱状构造物的工序。根据本专利技术，能够得到能够对于以往的横向IGBT不损伤击穿电压特性地改善输出特性的效果。附图说明图1是表示本专利技术的实施方式的半导体装置的结构的剖视图。图2(a)～图2(c)是表示本专利技术的实施方式的半导体装置的制造方法的图。图3(a)～图3(c)是表示本专利技术的实施方式的半导体装置的制造方法的图。图4是表示本专利技术的实施方式的半导体装置的制造方法的图。图5(a)是表示本专利技术的实施方式的半导体装置以及比较例的半导体装置的输出特性的模拟结果的图表。图5(b)是表示本专利技术的实施方式的半导体装置以及比较例的半导体装置的击穿电压特性的模拟结果的图表。图6(a)是表示本专利技术的实施方式的半导体装置中的、电子密度分布的模拟结果的图。图6(b)是表示本专利技术的实施方式的半导体装置中的空穴密度分布的模拟结果的图。图7(a)是表示比较例的半导体装置中的电子密度分布的模拟结果的图。图7(b)是表示比较例的半导体装置中的空穴密度分布的模拟结果的图。图8(a)是表示使本专利技术的实施方式的绝缘体柱与场氧化膜的距离变化的情况下的通过模拟获取集电极/发射极间饱和电压以及击穿电压的变化的结果的图表。图8(b)是表示使本专利技术的实施方式的绝缘体柱的栅极长度方向上的宽度变化的情况下的通过模拟获取集电极/发射极间饱和电压以及击穿电压的变化的结果的图表。图8(c)是表示使绝缘体柱与P型基极区域的距离变化的情况下的通过模拟获取集电极/发射极间饱和电压以及击穿电压的变化的结果的图表。图9(a)～图9(c)是表示本专利技术的第二实施方式的半导体装置的制造方法的图。图10(a)～图10(d)是表示本专利技术的实施方式的绝缘体柱的形态的改变的图。图11是表示本专利技术的其它实施方式的半导体装置的结构的剖视图。图12是表示比较例的半导体装置的结构的剖视图。附图标记的说明：1…半导体装置；12…绝缘体层；13…N型半导体层；20…绝缘体柱；33…场氧化膜；41…栅极绝缘膜；42…栅电极；43…P型基极区域；44…N型发射极区域；45…P型集电极区域；102…沟槽。具体实施方式以下，参照附图对本专利技术的实施方式的一个例子进行说明。此外，在各附图中对于相同或者等效的构成要素以及部分标注相同的附图标记。[第一实施方式]图1是表示本专利技术的实施方式的半导体装置1的结构的剖视图。半导体装置1包括层叠基板层11、绝缘体层12以及N型半导体层13而构成的SOI(Silicon on Insulator：绝缘体上硅)基板10而构成。基板层11例如由硅等半导体材料构成。绝缘体层12例如由厚度4μm左右的SiO2等绝缘体构成。N型半导体层13例如由厚度20μm左右的N型硅构成。半导体装置1构成包括分别设置在N型半导体层13的表层部的P型基极区域43、N型发射极区域44以及P型集电极区域45的所谓横向的IGBT。半导体装置1通过由SiO2等绝缘体构成的元件分离区域31、场氧化膜32以及SOI基板10的绝缘体层12与邻接的其它半导体装置电分离。P型基极区域43与P型集电极区域45被设置在N型半导体层13的表层部的场氧化膜33隔开。即场氧化膜33在相互分离地设置的P型基极区域43与P型集电极区域45之间延伸，P型基极区域43在场氧化膜33的一端侧以与场氧化膜33邻接的方式设置，P型集电极区域45在场氧化膜33的另一端侧以与场氧化膜33邻接的方式设置。N型发射极区域44设置在与P型基极区域43的内侧的场氧化膜33分离的位置。此外，场氧化膜33是本专利技术中的绝缘体区域的一个例子。栅极绝缘膜41例如由厚度0.1μm左右的SiO2等绝缘体构成，与场氧化膜33邻接，并且以横跨P型基极区域43和N型发射极区域44的界面的方式设置在N型半导体层13的表面。即栅极绝缘膜41与P型基极区域43以及N型发射极区域44双方接触。栅电极42例如由包括磷的多晶硅等构成，以覆盖栅极绝缘膜41的整体以及场氧化膜33的一部分的方式设置。中间绝缘膜50由SiO2等绝缘体构成，覆盖栅电极42、P型基极区域43、N型发射极区域44、P型集电极区域45。接触点51由钨等导体构成，贯通中间绝缘膜50，与P型基极区域43以及N型发射极区域44双方连接。接触52由钨等导体构成，贯通中间绝缘膜50并与P型集电极区域45连接。在中间绝缘膜50的表面设置有分别与接触点51以及52连接的由铝等导体构成的布线53以及54。半导体装置1具有在N型半导体层13的内部的P型基极区域43与P型集电极区域45之间，具有沿N型半导体层13的深度方向延伸的柱状构造的绝缘体柱20。绝缘体柱20包括SiO2等绝缘体而构成。绝缘体柱20的一端与沿N型半导体层13的表层部延伸的N型半导体连接，另一本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：P型基极区域，其设置在N型半导体层的表层部；N型发射极区域，其设置在上述P型基极区域的内侧；P型集电极区域，其在上述N型半导体层的表层部被与上述P型基极区域分离地设置；栅极绝缘膜，其设置在上述N型半导体层的表面，与上述P型基极区域以及上述N型发射极区域接触；栅电极，其设置在上述栅极绝缘膜上；以及柱状构造物，其设置在上述N型半导体层的内部的上述P型基极区域与上述P型集电极区域之间，上述柱状构造物的一端与在上述N型半导体层的表层部延伸的N型半导体连接，并且具有沿上述N型半导体层的深度方向延伸的绝缘体。

【技术特征摘要】
2015.03.31 JP 2015-0714761.一种半导体装置，其特征在于，包括：P型基极区域，其设置在N型半导体层的表层部；N型发射极区域，其设置在上述P型基极区域的内侧；P型集电极区域，其在上述N型半导体层的表层部被与上述P型基极区域分离地设置；栅极绝缘膜，其设置在上述N型半导体层的表面，与上述P型基极区域以及上述N型发射极区域接触；栅电极，其设置在上述栅极绝缘膜上；以及柱状构造物，其设置在上述N型半导体层的内部的上述P型基极区域与上述P型集电极区域之间，上述柱状构造物的一端与在上述N型半导体层的表层部延伸的N型半导体连接，并且具有沿上述N型半导体层的深度方向延伸的绝缘体。2.根据权利要求1所述的半导体装置，其特征在于，还包括绝缘体区域，上述绝缘体区域设置在上述N型半导体层的表层部的上述P型基极区域与上述P型集电极区域之间，上述柱状构造物在与上述绝缘体区域之间夹着上述N型半导体而与上述绝缘体区域分离。3.根据权利要求1或2所述的半导体装置，其特征在于，上述N型半导体层形成在绝缘体层上，上述柱状构造物的另一端与上述绝缘体层连接。4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，上述柱状构造物沿着作为上述P型基极区域和上述P型集电极区域并排的方向的栅极长度方向被分割。5.根据权利要求1～3中任一项所述的半导体装置，其特征在于，上述柱状构造物沿着作为与上述P型基极区域和上述P型集电极区域并排的方向交叉的方向的栅极宽度方向被分割。6.根据权利要求2所述的半导体装置，其特征在于，上述绝缘体区域与上述柱状构造物的距离是0.1μm以上2μm以下。7.根据权利要求2或6所述的半导体装置，其特征在于，作为上述P型基极区域和上述P型集电极区域并排的方向的栅极长度方向上的上述柱状构造物的宽度是上述绝缘体区域的上述栅极长度方向上的长度的6.7％以上29.2％以下。8.根据权利要求2或6所述的半导体装置，其特征在于，作为上述P型基极区域和上述P型集电极区域并排的方向的栅极长度方向上的上述柱状构造物的宽度是4μm以上17.5μm以下。9.根据权利要求1～8中任一项所述的半导体...

【专利技术属性】
技术研发人员：田中宏幸，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本;JP