一种液晶面板及其制备方法技术

本发明专利技术公开了一种液晶面板及其制备方法。本发明专利技术的液晶面板上构造有用于提高有效显示区域均匀性的虚拟像素，其中：所述虚拟像素的数据线与多晶硅层连接；所述虚拟像素的像素电极与公共电极连接；所述虚拟像素的多晶硅层与公共电极间断开。根据本发明专利技术的液晶面板及其制备方法，通过消除虚拟像素中的悬空电极，可以有效消除液晶面板虚拟像素产生的制程静电影响；相较于现有技术，本发明专利技术的液晶面板的电性稳定性大大提高。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，具体说涉及一种液晶面板及其制备方法。
技术介绍
随着液晶技术的不断发展，液晶面板在人们日常的生产生活中的应用也越来越广泛。在当前的技术条件下，液晶面板制程中会产生静电。尤其的，低温多晶硅技术(Low Temperature Poly-silicon，LTPS)工艺复杂，耗时长。相对于传统的非结晶(Amorphous)工艺，繁多的制程增加了产品的制作周期和器件的制备误差，同时也会增加制程中产生的静电。静电会影响液晶面板的电性稳定性，因此，在现有技术中，液晶面板必须具备一定的防静电能力。在当前的液晶面板设计中，为了提高液晶面板有效显示区域(Ative Area，AA区)的均匀性，通常在液晶面板上构造有非正常工作的虚拟像素(Dummy Pixel)。但是，虚拟像素会吸收制程中的静电，使得液晶面板的防静电能力大大降低，从而降低液晶面板的电性稳定性。因此，需要一种防静电能力更优的液晶面板。
技术实现思路
本专利技术提供了一种液晶面板，所述液晶面板上构造有用于提高有效显示区域均匀性的虚拟像素，其中：所述虚拟像素的数据线与多晶硅层连接；所述虚拟像素的像素电极与公共电极连接；所述虚拟像素的多晶硅层与公共电极间断开。在一实施例中，所述虚拟像素的数据线与多晶硅层通过层间介质通孔连接。在一实施例中，所述虚拟像素的像素电极与公共电极通过钝化层通孔连接。在一实施例中，所述虚拟像素的多晶硅层与公共电极间不存在有机膜层通孔。在一实施例中，所述虚拟像素的栅极线接低电位。本专利技术还提出了一种液晶面板的制备方法，在液晶面板上构造用于提高有效显示区域均匀性的虚拟像素，其中：连接所述虚拟像素的数据线与多晶硅层，使得所述虚拟像素的数据线与多晶硅层同一电位；连接所述虚拟像素的像素电极与公共电极，使得所述虚拟像素的像素电极与公共电极同一电位；断开所述虚拟像素的多晶硅层与公共电极。在一实施例中，利用层间介质通孔连接所述虚拟像素的数据线与多晶硅层。在一实施例中，利用钝化层通孔连接所述虚拟像素的像素电极与公共电极。在一实施例中，去除所述虚拟像素的多晶硅层与公共电极间的有机膜层通孔。在一实施例中，将所述虚拟像素的栅极线接低电位。根据本专利技术的液晶面板及其制备方法，通过消除虚拟像素中的悬空电极，可以有效消除液晶面板虚拟像素产生的制程静电影响；相较于现有技术，本专利技术的液晶面板的电性稳定性大大提高。本专利技术的其它特征或优点将在随后的说明书中阐述。并且，本专利技术的部分特征或优点将通过说明书而变得显而易见，或者通过实施本专利技术而被了解。本专利技术的目的和部分优点可通过在说明书、权利要求书以及附图中所特别指出的步骤来实现或获得。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例共同用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1和图3分别是现有技术中的采用不同技术的液晶面板上的虚拟像素平面结构图；图2和图4分别是根据本专利技术不同实施例的采用不同技术的液晶面板上的虚拟像素平面结构图。具体实施方式以下将结合附图及实施例来详细说明本专利技术的实施方式，借此本专利技术的实施人员可以充分理解本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程并依据上述实现过程具体实施本专利技术。需要说明的是，只要不构成冲突，本专利技术中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本专利技术的保护范围之内。在当前的技术条件下，液晶面板制程中会产生静电。尤其的，低温多晶硅技术(Low Temperature Poly-silicon，LTPS)工艺复杂，耗时长。相对于传统的非结晶(Amorphous)工艺，繁多的制程增加了产品的制作周期和器件的制备误差，同时也会增加制程中产生的静电。静电会影响液晶面板的电性稳定性，因此，在现有技术中，液晶面板必须具备一定的防静电能力。在当前的液晶面板设计中，为了提高液晶面板有效显示区域(Ative Area，AA区)的均匀性，通常在液晶面板上构造有非正常工作的虚拟像素(Dummy Pixel)。但是，虚拟像素会吸收制程中的静电，使得液晶面板的防静电能力大大降低，从而降低液晶面板的电性稳定性。为了提高液晶面板的电性稳定性，本专利技术的专利技术人首先分析了现有液晶面板制程中产生的静电影响液晶面板电性稳定性的原因。在液晶面板制造过程中，如果制程中存在悬空(Floating)的导电层，那么该导电层就会吸收制程中产生的静电，从而降低液晶面板的防静电能力，进而降低液晶面板的电性稳定性。LTPS工艺的面板设计中，Dummy Pixel常用来提高面板AA区均匀性的一种Pixel设计方式，在此工艺中，Dummy Pixel为非正常工作的Pixel。合理的Dummy Pixel设计可以保证AA区的正常显示，提高整个面板的显示均一性。以制程较多的将触摸面板功能嵌入到液晶像素中的触控面板(In Cell Touch Panel)工艺为例，传统的In Cell Touch LTPS_Dummy Pixel的平面图如图1所示，Dummy Pixel的栅极线01(Gate line)(即采用M1金属层)接低电位(VGL)；多晶硅层11、12(Poly)与数据线31、32(Data line)(即采用M2金属层)之间无孔洞连接；多晶硅层11、12(Poly)与和公共电极02(Com ITO)采用有机膜层通孔21、22(PLN Via)相连接；像素电极51、52(Pixel ITO)和公共电极02(Com ITO)采用钝化层通孔41、42(PV Via)相连接，两者均为Com电位。通过该种方式，可以有效地保证Dummy Pixel始终处于非打开状态。但是，在这种设计下，Dummy Pixel中Poly 11、12处于Floating状态。因此，在该方式下，Dummy Pixel中Poly将会吸收、增大制程中产生的静电。基于上述分析，为了提高液晶面板的防静电能力，本专利技术消除了现有Dummy Pixel设计中的处于Floating状态的导电层。具体的，在根据本专利技术一实施例的液晶面板上构造有用于提高有效显示区域均匀性的虚拟像素。虚拟像素的栅极线(Gate line)接低电位(VGL)从而保证虚拟像素不会正常工作。进一步的，虚拟像素的数据线(Data line)与多晶硅层(Poly)连接；同时，虚拟像素的像素电极(Pixel ITO)与公共电极(Com ITO)连接；并且，虚拟像素的多晶硅层(Poly)与公共电极(Com ITO)间断开。具体的，根据本专利技术一实施例的In Cell Touch LTPS_Dummy Pixel平面图如图2所示：Dummy Pixel的栅极线201(Gate line)(即采用M1金属层)接低电位(VGL)；多晶硅层211、212(Poly)与数据线231、232(Data line)(即采用M2金属层)通过层间介质通孔221、222(ILD-Via)连接；多晶硅层211、212(Poly)与公共电极202(Com ITO)之间不存在有机膜层通孔(PLN-Via)；像素电极251、252(Pixel ITO)和公共电极202(Com ITO)采用钝化层通孔241、242(PV-Via)相连接，两者均为Com电本文档来自技高网...

【技术保护点】
一种液晶面板，其特征在于，所述液晶面板上构造有用于提高有效显示区域均匀性的虚拟像素，其中：所述虚拟像素的数据线与多晶硅层连接；所述虚拟像素的像素电极与公共电极连接；所述虚拟像素的多晶硅层与公共电极间断开。

【技术特征摘要】
1.一种液晶面板，其特征在于，所述液晶面板上构造有用于提高有效显示区域均匀性的虚拟像素，其中：所述虚拟像素的数据线与多晶硅层连接；所述虚拟像素的像素电极与公共电极连接；所述虚拟像素的多晶硅层与公共电极间断开。2.根据权利要求1所述的液晶面板，其特征在于，所述虚拟像素的数据线与多晶硅层通过层间介质通孔连接。3.根据权利要求1所述的液晶面板，其特征在于，所述虚拟像素的像素电极与公共电极通过钝化层通孔连接。4.根据权利要求1所述的液晶面板，其特征在于，所述虚拟像素的多晶硅层与公共电极间不存在有机膜层通孔。5.根据权利要求1-4中任一项所述的液晶面板，其特征在于，所述虚拟像素的栅极线接低电位。6.一种液晶面板的制备方法，其特征在于，...

【专利技术属性】
技术研发人员：陈归，龚强，洪光辉，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42