半导体器件及其制造方法及包括该器件的电子设备技术

公开了一种半导体器件及其制造方法及包括该器件的电子设备。根据实施例，半导体器件可以包括：衬底；在衬底上形成的沿第一方向延伸的鳍，鳍包括位于其在第一方向上的相对两端处的第一侧面和第二侧面；分别在鳍的第一侧面和第二侧面上形成的源区层和漏区层；在衬底上形成的沿与第一方向相交的第二方向延伸的栅堆叠，栅堆叠与鳍相交从而在鳍中限定沟道区；以及在沟道区底部在衬底中形成的穿通阻止(PTS)层，其中，在鳍下方，PTS层具有沿第一方向两侧高中间低的掺杂浓度分布。

【技术实现步骤摘要】

本公开涉及半导体领域，具体地，涉及具有穿通阻止(PTS)层同时能抑制PTS中的掺杂剂进入沟道区中的半导体器件及其制造方法以及包括这种半导体器件的电子设备。
技术介绍
随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如鳍式场效应晶体管(FinFET)。一般而言，FinFET包括在衬底上竖直形成的鳍以及与鳍相交的栅极。特别是，在体FinFET(即，形成于体半导体衬底上的FinFET，更具体地，鳍由体半导体衬底形成并因此与体半导体衬底相接)中，在源漏区之间可能存在经由鳍下方衬底部分的泄漏，这也可称作穿通(punch-through)。通常，可以利用离子注入和/或热扩散来(在鳍下方)形成穿通阻止(PTS)层。理想的PTS层应该在沟道区无掺杂而在鳍下方或者说沟道区下方保持完全耗尽。但是，使用常规的离子注入或热扩散方法，难以阻止PTS层中的掺杂剂进入沟道区中。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种具有穿通阻止(PTS)层同时能抑制PTS中的掺杂剂进入沟道区中的半导体器件及其制造方法以及包括这种半导体器件的电子设备。根据本公开的一个方面，提供了一种半导体器件，包括：衬底；在衬底上形成的沿第一方向延伸的鳍，鳍包括位于其在第一方向上的相对两端处的第一侧面和第二侧面；分别在鳍的第一侧面和第二侧面上形成的源区层和漏区层；在衬底上形成的沿与第一方向相交的第二方向延伸的栅堆叠，栅堆叠与鳍相交从而在鳍中限定沟道区；以及在沟道区底部在衬底中形成的穿通阻止(PTS)层，其中，在鳍下方，PTS层具有沿第一方向两侧高中间低的掺杂浓度分布。根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成沿第一方向延伸的脊状物；在衬底上形成沿与第一方向交叉的第二方向延伸从而与脊状物相交的牺牲栅堆叠；对脊状物进行选择性刻蚀，使脊状物中充当半导体器件的鳍的部分实质上留于牺牲栅堆叠下方；进行离子注入，以在鳍下方在衬底中形成穿通阻止(PTS)层；在脊状物的侧面上形成源区层和漏区层；以及替换牺牲栅堆叠以形成真正栅堆叠。根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成沿第一方向延伸的脊状物；在衬底上形成沿与第一方向交叉的第二方向延伸从而与脊状物相交的牺牲栅堆叠；进行离子注入，以在衬底中一定位置处形成穿通阻止(PTS)层；对脊状物进行选择性刻蚀，使脊状物中充当半导体器件的鳍的部分实质上留于牺牲栅堆叠下方；在脊状物的侧面上形成源区层和漏区层；以及替换牺牲栅堆叠以形成真正栅堆叠。根据本公开的另一方面，提供了一种电子设备，包括由上述半导体器件形成的集成电路。根据本公开的实施例，在形成牺牲栅堆叠之后再进行针对PTS的离子注入。由于牺牲栅堆叠的存在，可以防止离子直接进入鳍中。此外，还可以进行源/漏区刻蚀，以抑制离子从源/漏区进入沟道区中。这种源/漏区刻蚀可以在针对PTS的离子注入之前或之后。于是，可以沟道区下方形成PTS层，同时大大抑制掺杂剂进入沟道区中。附图说明通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：图1～11(c)示出了根据本公开实施例的制造半导体器件的流程图；图12～14示出了根据本公开另一实施例的制造半导体器件的部分阶段的流程图；图15(a)和15(b)示出了根据本公开实施例的在不同注入能量下在鳍高度方向上的掺杂浓度分布，图15(c)示出了对比示例。贯穿附图，相同的附图标记表示相同的部件。具体实施方式以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。在制造鳍式场效应晶体管(FinFET)时，通常先在衬底上形成沿一定方向(以下称作“第一方向”)延伸的鳍。例如，可以通过对衬底进行刻蚀以形成沿第一方向延伸的脊状物，并在衬底上形成隔离层以露出脊状物的一部分，该部分通常被限定为鳍。以鳍为基础，可以(在隔离层上)形成沿与第一方向相交(例如，垂直)的第二方向延伸从而与鳍相交的栅堆叠，从而在鳍中限定沟道区。鳍位于栅堆叠两侧的相对端部可以分别充当源区和漏区。栅堆叠的形成可以利用替代栅工艺。为了防止源区和漏区之间经由鳍下方的泄漏即穿通，可以通过离子注入来在鳍下方或者说沟道区底部形成穿通阻止(PTS)层。根据常规技术，通常在形成脊状物之后或者在形成隔离层之后且在形成栅堆叠之前进行离子注入。与此不同，根据本公开的实施例，先形成与鳍相交的牺牲栅堆叠，然后进行PTS离子注入。由于牺牲栅堆叠的存在，可以避免掺杂剂直接进入沟道区中。于是，掺杂剂将从第一方向上的相对两侧(也即，对应于源区和漏区的位置)而进入到沟道区下方，由此形成的PTS层可以具有沿第一方向两侧高中间低的掺杂浓度分布。在源区和漏区下方，由于可以直接接受注入，因此PTS层可以具有沿第一方向实质上均匀的掺杂浓度分布。此外，为了防止掺杂剂从源区和/或漏区进入沟道区中，还可以进行源/漏区刻蚀，即，去除脊状物或鳍位于栅堆叠两侧的部分(对应于源区和漏区的位置)。这种刻蚀可以在离子注入之前进行或者在离子注入之后进行。当源/漏区刻蚀在离子注入之前进行时，由于鳍仅位于栅堆叠下方且因此掺杂剂不直接进入其中，从而只有在鳍下方或者说沟道区底部，注入的掺杂剂能够如上所述从两侧进入其中从而形成PTS层。因此，沟道区中实质上不存在任何有意的掺杂。当源/漏区刻蚀在离子注入之后进行时，尽管可能有部分掺杂剂被散射进入沟道区中，但是由于随后脊状物或鳍位于栅堆叠两侧的部分被去除，从而进入沟道区中的掺杂剂的数量相对较少。之后，可以在鳍的相对侧面上例如通过外延生长来形成源区层和漏区层。这种源区层和漏区层可以包括与鳍不同的半导体材料，从而可以向鳍或者说沟道区施加应力，以增强器件性能。本公开可以各种形式呈现，以下将描述其中一些示例。图1～11(c)示出了根据本公开实施例的制造半导体器件的流程图。如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。在衬底1001中，可以形成阱区1001w。具体地，可以形成n型阱区，以供随后在其中形成p型器件；或者，可以形成p型阱区，以供随后在其中形成n型器件。例如，n型本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；在衬底上形成的沿第一方向延伸的鳍，鳍包括位于其在第一方向上的相对两端处的第一侧面和第二侧面；分别在鳍的第一侧面和第二侧面上形成的源区层和漏区层；在衬底上形成的沿与第一方向相交的第二方向延伸的栅堆叠，栅堆叠与鳍相交从而在鳍中限定沟道区；以及在沟道区底部在衬底中形成的穿通阻止(PTS)层，其中，在鳍下方，PTS层具有沿第一方向两侧高中间低的掺杂浓度分布。

【技术特征摘要】
1.一种半导体器件，包括：衬底；在衬底上形成的沿第一方向延伸的鳍，鳍包括位于其在第一方向上的相对两端处的第一侧面和第二侧面；分别在鳍的第一侧面和第二侧面上形成的源区层和漏区层；在衬底上形成的沿与第一方向相交的第二方向延伸的栅堆叠，栅堆叠与鳍相交从而在鳍中限定沟道区；以及在沟道区底部在衬底中形成的穿通阻止(PTS)层，其中，在鳍下方，PTS层具有沿第一方向两侧高中间低的掺杂浓度分布。2.根据权利要求1所述的半导体器件，其中，在源区层和漏区层下方，PTS层具有沿第一方向实质上均匀的掺杂浓度分布。3.根据权利要求1所述的半导体器件，其中，在鳍下方，PTS层具有沿第二方向实质上均匀的掺杂浓度分布。4.根据权利要求1所述的半导体器件，其中，衬底是体半导体衬底，鳍是由该体半导体衬底形成的脊状物的一部分，该半导体器件还包括：在衬底上形成的隔离层，其中脊状物位于隔离层上方的部分构成鳍。5.根据权利要求4所述的半导体器件，还包括：在鳍下方在衬底中形成的阱区。6.根据权利要求5所述的半导体器件，其中，隔离层的顶面高于阱区的顶面。7.根据权利要求1所述的半导体器件，其中，源区层和漏区层包括与鳍不同的半导体材料。8.根据权利要求1所述的半导体器件，其中，鳍在第一方向上的延伸范围与栅堆叠在第一方向上的延伸范围实质上相同。9.根据权利要求1所述的半导体器件，其中，鳍中实质上无掺杂。10.一种制造半导体器件的方法，包括：在衬底上形成沿第一方向延伸的脊状物；在衬底上形成沿与第一方向交叉的第二方向延伸从而与脊状物相交的牺牲栅堆叠；对脊状物进行选择性刻蚀，使脊状物中充当半导体器件的鳍的部分实质上留于牺牲栅堆叠下方；进行离子注入，以在鳍下方在衬底中形成穿通阻止(PTS)层；在脊状物的侧面上形成源区层和漏区层；以及替换牺牲栅堆叠以形成真正栅堆叠。11.根据权利要求10所述的方...

【专利技术属性】
技术研发人员：朱慧珑，魏星，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11