阵列基板及其制作方法技术

本发明专利技术提供一种阵列基板及其制作方法，该方法在氧化物半导体层薄膜上覆盖还原金属层，通过一道光罩制程图案化氧化物半导体层薄膜和还原金属层，同时形成源极图案、漏极图案、像素电极图案、及氧化物半导体层，再利用镭射退火将源极图案、漏极图案、与像素电极图案还原成导体，同时形成源极、漏极、与像素电极，整个制作过程最多仅需要三次光罩制程，相比现有技术，能够有效减少光罩制程的数量，简化制作工艺，降低生产成本，提升TFT的性能，增大阵列基板的开口率。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板及其制作方法。
技术介绍
随着显示技术的发展，薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。按照液晶的取向方式不同，目前主流市场上的液晶显示面板可以分为以下几种类型分别是扭曲向列(Twisted Nematic，TN)或超扭曲向列(Super Twisted Nematic，STN)型，面内转换(In-Plane Switching，IPS)型、边缘场开关(Fringe Field Switching，FFS)型、及垂直配向(Vertical Alignment，VA)型。其中IPS型和FFS型液晶显示面板以其观看视角广以及开口率高等特点受到广大用户的喜爱。请参阅图1，图1为一种现有的适用于小尺寸显示产品的IPS型阵列基板的结构图，该IPS型液晶显示面板包括：基板100、设于所述基板100上的第一金属层200、设于所述第一金属层200上的栅极绝缘层300、设于所述栅极绝缘层300上的有源层400、设于所述有源层400、及栅极绝缘层300上的第二金属层600及像素电极500、设于所述第二金属层600、像素电极500、及栅极绝缘层
300上的层间绝缘层700、以及设于所述层间绝缘层700上的公共电极800；其中第一金属层200包括：TFT的栅极及公共电极连接线，第二金属层600包括：数据线、TFT的源极、及TFT的漏极，所述像素电极500与所述TFT的漏极相接触，所述公共电极800通过贯穿所述层间绝缘层700和栅极绝缘层300的过孔与所述公共电极连接线相接触，其中所述公共电极800为图案化的电极，包括多个平行间隔排列的条状电极，而所述像素电极500为一整块的平面电极。请参阅图2，图2为一种现有的适用于大尺寸显示产品的IPS型阵列基板的结构图，该IPS型液晶显示面板包括：基板100’、设于所述基板100’上的公共电极800’、设于所述基板100’和公共电极800’上的第一金属层200’、设于所述第一金属层200’上的栅极绝缘层300’、设于所述栅极绝缘层300’上的有源层400’、设于所述有源层400’及栅极绝缘层300’上的第二金属层600’、设于所述第二金属层600’和栅极绝缘层300’上的层间绝缘层700’、以及设于所述层间绝缘层700’上的像素电极500’；其中，所述第一金属层200’包括：设于所述公共电极800’上的公共电极连接线、以及设于所述基板100’上的TFT的栅极，所述第二金属层600’包括：数据线、TFT的源极、以及TFT的漏极，所述像素电极500’通过贯穿所述层间绝缘层700’的过孔与所述TFT的漏极相接触；所述像素电极500’为图案化的电极，包括多个平行间隔排列的条状电极，而所述公共电极800’为一整块的平面电极。上述两种IPS型阵列基板在制作时均包括第一金属层的图案化、有源层的图案化、第二金属层的图案化、像素电极或公共电极的图案化、及层间绝缘层及栅极绝缘层的图案化等5至6道光罩制程，制造工艺复杂，生产成本高，生产效率低。
技术实现思路
本专利技术的目的在于提供一种阵列基板的制作方法，能够简化阵列基板的制作工艺，减少光罩数量，提高TFT性能，增加开口率。本专利技术的目的还在于提供一种阵列基板，能够提升阵列基板的性能和开口率。为实现上述目的，本专利技术提供一种阵列基板的制作方法，包括如下步骤：步骤1、提供一基板，在所述基板上沉积公共电极薄膜，在所述公共电极薄膜上沉积第一金属层；步骤2、通过第一次光罩制程图案化所述公共电极薄膜及第一金属层，形成公共电极、及位于所述公共电极上的栅极和公共电极连接线；步骤3、在所述基板、公共电极、栅极、及公共电极连接线上自下而上依次沉积栅极绝缘层、氧化物半导体层薄膜、以及还原金属层；步骤4、通过第二次光罩制程图案化所述氧化物半导体层薄膜及还原金属层，形成待还原的源极图案、漏极图案、像素电极图案、及氧化物半导体层；所述氧化物半导体层位于所述栅极的上方，所述源极图案与漏极图案间隔分布于所述氧化物半导体层的两端并与所述氧化物半导体层相接触，所述漏极图案与所述像素电极图案相接触，所述待还原的源极图案、漏极图案、及像素电极图案均包括自下而上层叠设置的氧化物半导体层薄膜、及还原金属层；步骤5、对所述待还原的源极图案、漏极图案、及像素电极图案进行镭射退火，将所述源极图案、漏极图案、及像素电极图案还原成导体，形成源极、漏极、以及像素电极；步骤6、在所述源极、漏极、像素电极、氧化物半导体层、及栅极绝缘层上沉积钝化层，完成阵列基板的制作。所述还原金属层的材料为锰、或铝。所述还原金属层的厚度小于所述氧化物半导体层薄膜的材料为IGZO。所述步骤1中第一次光罩制程与所述步骤4中第二次光罩制程均采用半色调掩膜板。所述阵列基板的制作方法应用于制作IPS型阵列基板、或FFS型阵列基板。所述步骤5还包括：在所述源极、漏极、像素电极、氧化物半导体层、及栅极绝缘层上沉积第二金属层；并通过第三次光罩制程图案化所述第二金属层，形成位于所述源极上的源极辅助金属；且在所述步骤6中钝化层覆盖所述源极辅助金属。本专利技术还提供一种阵列基板，包括：基板、设于所述基板上的公共电极、设于所述公共电极上的栅极和公共电极连接线、覆盖于所述基板、公共电极、栅极、及公共电极连接线上的栅极绝缘层、设于所述栅极上的栅极绝缘层上的氧化物半导体层、设于所述栅极绝缘层上的源极、漏极与像素电极、以及设于
所述源极、漏极、像素电极、氧化物半导体层、及栅极绝缘层上的钝化层；所述源极与漏极间隔分布于所述氧化物半导体层的两端并与所述氧化物半导体层相接触，所述漏极与所述像素电极相接触。还包括设于所述源极上的源极辅助金属，所述钝化层覆盖所述源极辅助金属。所述源极、漏极、及像素电极通过还原金属还原氧化物半导体材料制得。本专利技术的有益效果：本专利技术提供的阵列基板的制作方法，在氧化物半导体层薄膜上覆盖还原金属层，通过一道光罩制程图案化氧化物半导体层薄膜和还原金属层，同时形成源极图案、漏极图案、像素电极图案、及氧化物半导体层，再利用镭射退火将源极图案、漏极图案、与像素电极图案还原成导体，同时形成源极、漏极、与像素电极，整个制作过程最多仅需要三次光罩制程，相比现有技术，能够有效减少光罩制程的数量，简化制作工艺，降低生产成本，提升TFT的性能，增大阵列基板的开口率。本专利技术还提供一种阵列基板，具有高性能和高开口率。附图说明为了能更进一步了解本专利技术的特征以及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图中，本文档来自技高网...

【技术保护点】
一种阵列基板的制作方法，其特征在于，包括如下步骤：步骤1、提供一基板(1)，在所述基板(1)上沉积公共电极薄膜(2’)，在所述公共电极薄膜(2’)上沉积第一金属层(3’)；步骤2、通过第一次光罩制程图案化所述公共电极薄膜(2’)及第一金属层(3’)，形成公共电极(2)、及位于所述公共电极(2)上的栅极(31)和公共电极连接线(32)；步骤3、在所述基板(1)、公共电极(2)、栅极(31)、及公共电极连接线(32)上自下而上依次沉积栅极绝缘层(4)、氧化物半导体层薄膜(5’)、以及还原金属层(6’)；步骤4、通过第二次光罩制程图案化所述氧化物半导体层薄膜(5’)及还原金属层(6’)，形成待还原的源极图案(61’)、漏极图案(62’)、像素电极图案(63’)、及氧化物半导体层(5)；所述氧化物半导体层(5)位于所述栅极(31)的上方，所述源极图案(61’)与漏极图案(62’)间隔分布于所述氧化物半导体层(5)的两端并与所述氧化物半导体层(5)相接触，所述漏极图案(62’)与所述像素电极图案(63’)相接触，所述待还原的源极图案(61’)、漏极图案(62’)、及像素电极图案(63’)均包括自下而上层叠设置的氧化物半导体层薄膜(5’)和还原金属层(6’)；步骤5、对所述待还原的源极图案(61’)、漏极图案(62’)、及像素电极图案(63’)进行镭射退火，将所述源极图案(61’)、漏极图案(62’)、及像素电极图案(63’)还原成导体，形成源极(61)、漏极(62)、以及像素电极(63)；步骤6、在所述源极(61)、漏极(62)、像素电极(63)、氧化物半导体层(5)、及栅极绝缘层(4)上沉积钝化层(8)，完成阵列基板的制作。...

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，包括如下步骤：步骤1、提供一基板(1)，在所述基板(1)上沉积公共电极薄膜(2’)，在所述公共电极薄膜(2’)上沉积第一金属层(3’)；步骤2、通过第一次光罩制程图案化所述公共电极薄膜(2’)及第一金属层(3’)，形成公共电极(2)、及位于所述公共电极(2)上的栅极(31)和公共电极连接线(32)；步骤3、在所述基板(1)、公共电极(2)、栅极(31)、及公共电极连接线(32)上自下而上依次沉积栅极绝缘层(4)、氧化物半导体层薄膜(5’)、以及还原金属层(6’)；步骤4、通过第二次光罩制程图案化所述氧化物半导体层薄膜(5’)及还原金属层(6’)，形成待还原的源极图案(61’)、漏极图案(62’)、像素电极图案(63’)、及氧化物半导体层(5)；所述氧化物半导体层(5)位于所述栅极(31)的上方，所述源极图案(61’)与漏极图案(62’)间隔分布于所述氧化物半导体层(5)的两端并与所述氧化物半导体层(5)相接触，所述漏极图案(62’)与所述像素电极图案(63’)相接触，所述待还原的源极图案(61’)、漏极图案(62’)、及像素电极图案(63’)均包括自下而上层叠设置的氧化物半导体层薄膜(5’)和还原金属层(6’)；步骤5、对所述待还原的源极图案(61’)、漏极图案(62’)、及像素电极图案(63’)进行镭射退火，将所述源极图案(61’)、漏极图案(62’)、及像素电极图案(63’)还原成导体，形成源极(61)、漏极(62)、以及像素电极(63)；步骤6、在所述源极(61)、漏极(62)、像素电极(63)、氧化物半导体层(5)、及栅极绝缘层(4)上沉积钝化层(8)，完成阵列基板的制作。2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述还原金属层(6’)的材料为锰、或铝。3.如权利要求1所述的阵列基板的制作方法，其特征在于，所述还原金属层(6’)的厚度小于4.如...

【专利技术属性】
技术研发人员：邓永，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44