一种静电保护结构制造技术

本发明专利技术公开了一种静电保护结构，设置于需要进行静电保护的器件的两个极之间，包括：外延层；两个第一阱区，位于所述外延层的表层；所述两个第一阱区中分别设置有一个第二阱区，共两个第二阱区；所述两个第二阱区分别与所述两个极接触；所述两个极之间设置有隔离氧化层，以在隔离所述两个极的同时，保护所述静电保护结构的表面；其中，所述外延层和所述两个第二阱区均为第一掺杂类型；所述两个第一阱区为第二掺杂类型。本发明专利技术提供的结构，用以解决现有技术中的ESD保护结构，存在的只具有单向阻断能力，不适用于功率器件的技术问题。提供了一种具有双向ESD防护能力，且与大部分功率器件制造工艺兼容的ESD保护结构。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及一种静电保护结构。
技术介绍
功率器件是半导体器件的重要分支，是指电力电子系统中进行能量控制及转换的电子元器件，包括金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field-Effect Transistor,MOSFET)、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、可关断晶闸管(Gate Turn-Off Thyristor，GTO)等。随着器件设计理论的发展以及半导体制造工艺水平的提高，单个器件的尺寸越来越小，由于静电放电(Electro-Static Discharge，ESD)导致的功率器件失效越来越显著。通常ESD失效是指，静电电荷作用在器件的某两极的敏感位置产生了一个高电场，使该敏感位置在高电场下发生击穿。因此，为了提高器件抗ESD能力，通常需要增加一个ESD保护结构。当有静电电荷存在时，这种结构能够提供一个电流泄放通路，以降低器件敏感位置产生的电场，避免器件失效。在整个半导体领域内，应用较多的ESD防护结构包括：栅极接地NMOS管(gate-grounded NMOS，GGNMOS)或可控硅(Silicon Controlled Rectifier，SCR)等。然而，由于功率器件的特殊性，一般要求其ESD保护结构具有双向阻断能力，即无论ESD保护结构施加较低的正电压还是负电压，栅电流都应较低。而现有的GGNMOS，SCR等结构只具有单向阻断能力，并不适用。也就是说，现有技术中的ESD保护结构，存在只具有单向阻断能力，不适用于功率器件的技术问题。
技术实现思路
本专利技术通过提供一种静电保护结构，解决了现有技术中的ESD保护结构，存在的只具有单向阻断能力，不适用于功率器件的技术问题。为解决上述技术问题，本专利技术提供了如下技术方案：一种静电保护结构，所述静电保护结构设置于需要进行静电保护的器件的两个极之间，所述静电保护结构包括：外延层；两个第一阱区，位于所述外延层的表层；所述两个第一阱区中分别设置有一个第二阱区，共两个第二阱区；所述两个第二阱区分别与所述两个极接触；所述两个极之间设置有隔离氧化层，以在隔离所述两个极的同时，保护所述静电保护结构的表面；其中，所述外延层和所述两个第二阱区均为第一掺杂类型；所述两个第一阱区为第二掺杂类型。可选的，所述静电保护结构还包括：N个静电保护加强结构，所述N个静电保护加强结构位于所述外延层的表层，设置于所述两个第一阱区之间，N为自然数。可选的，所述静电保护加强结构具体为以下一种或多种的组合：第一阱区场限环、横向变掺杂结构、终端结扩展结构和场版结构。可选的，所述静电保护加强结构的数量及种类根据所述两个极之间需要的静电转折电压确定。可选的，所述静电转折电压大于所述两个极间最大正常使用电压；所述静电转折电压小于所述两个极间击穿电压。可选的，所述器件为垂直双扩散金属氧化物半导体场效应晶体管，所述两个极分别为栅极和源极。可选的，所述外延层的电位等于所述晶体管的漏极电位。可选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或所述第
一掺杂类型为P型，所述第二掺杂类型为N型。本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本申请实施例提供的静电保护结构，在需要静电保护的两个极之间形成N-P-N-P-N或P-N-P-N-P的五层四结结构，在存在ESD电压时，通过阱间的穿通作用使该五层结构转换为N-P-N或P-N-P三层两结结构，因此产生了ESD保护效果，该结构为对称结构，具有双向ESD防护能力，同时与大部分功率器件制造工艺兼容，并具有较小的漏电流，工艺稳定性也较强。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本申请实施例中静电保护结构的结构图；图2为本申请实施例中增加了静电保护加强结构的静电保护结构的结构图；图3为本申请实施例中电压保护结构的电流电压特性图。具体实施方式本专利技术通过提供一种静电保护结构，解决了现有技术中的ESD保护结构，存在的只具有单向阻断能力，不适用于功率器件的技术问题。提供了一种具有双向ESD防护能力，且与大部分功率器件制造工艺兼容的ESD保护结构。为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：一种静电保护结构，所述静电保护结构设置于需要进行静电保护的器件的两个极之间，所述静电保护结构包括：外延层；两个第一阱区，位于所述外延层的表层；所述两个第一阱区中分别设置有一个第二阱区，共两个第二阱区；所述两个第二阱区分别与所述两个极接触；所述两个极之间设置有隔离氧化层，以在隔离所述两个极的同时，保护所述静电保护结构的表面；其中，所述外延层和所述两个第二阱区均为第一掺杂类型；所述两个第一阱区为第二掺杂类型。本申请实施例提供的静电保护结构，在需要静电保护的两个极之间形成N-P-N-P-N或P-N-P-N-P的五层四结结构，在存在ESD电压时，通过阱间的穿通作用使该五层结构转换为N-P-N或P-N-P三层两结结构，因此产生了ESD保护效果，该结构为对称结构，具有双向ESD防护能力，同时与大部分功率器件制造工艺兼容，并具有较小的漏电流，工艺稳定性也较强。为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本专利技术实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。在本实施例中，提供了一种静电保护结构，如图1所示，所述静电保护结构设置于需要进行静电保护的器件的两个极101之间，所述静电保护结构包括：外延层1；两个第一阱区2，位于所述外延层1的表层；所述两个第一阱区2中分别设置有一个第二阱区3，共两个第二阱区3；所述两个第二阱区3分别与所述两个极101接触；所述两个极101之间设置有隔离氧化层4，以在隔离所述两个极101的同时，保护所述静电保护结构的表面；其中，所述外延层1和所述两个第二阱区3均为第一掺杂类型；所述两个第一阱区2为第二掺杂类型。需要说明的是，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或
所述第一掺杂类型为P型，所述第二掺杂类型为N型，在此不作限制。在本申请实施例中，所述静电保护结构可以用于垂直双扩散金属氧化物半导体场效应晶体管(Vertical Double-diffused MOSFET，VDMOS)器件的静电防护，也可以用于IGBT或场控晶闸管(MOS Controlled Gyrator，MCT)等功率器件的静电防护，在此不作限制。具体来讲，通过在需要ESD保护的两级间加入该结构可形成有效的ESD放电通路，达到保护的目的。其中，当所述器件为VDMOS时，所述两个极分别可以为较易发生ESD失效的栅极和源极；当所述器件为IGBT时，所述两个极分别可以为较易发生ESD失效的发射极和源极；当所述器件为MCT时，所述两个极分别可以为较易发生本文档来自技高网...

【技术保护点】
一种静电保护结构，其特征在于，所述静电保护结构设置于需要进行静电保护的器件的两个极之间，所述静电保护结构包括：外延层；两个第一阱区，位于所述外延层的表层；所述两个第一阱区中分别设置有一个第二阱区，共两个第二阱区；所述两个第二阱区分别与所述两个极接触；所述两个极之间设置有隔离氧化层，以在隔离所述两个极的同时，保护所述静电保护结构的表面；其中，所述外延层和所述两个第二阱区均为第一掺杂类型；所述两个第一阱区为第二掺杂类型。

【技术特征摘要】
1.一种静电保护结构，其特征在于，所述静电保护结构设置于需要进行静电保护的器件的两个极之间，所述静电保护结构包括：外延层；两个第一阱区，位于所述外延层的表层；所述两个第一阱区中分别设置有一个第二阱区，共两个第二阱区；所述两个第二阱区分别与所述两个极接触；所述两个极之间设置有隔离氧化层，以在隔离所述两个极的同时，保护所述静电保护结构的表面；其中，所述外延层和所述两个第二阱区均为第一掺杂类型；所述两个第一阱区为第二掺杂类型。2.如权利要求1所述的静电保护结构，其特征在于，还包括：N个静电保护加强结构，所述N个静电保护加强结构位于所述外延层的表层，设置于所述两个第一阱区之间，N为自然数。3.如权利要求2所述的静电保护结构，其特征在于，所述静电保护加强结构具体为以下一种或多种的组合：第...

【专利技术属性】
技术研发人员：孙博韬，王立新，张彦飞，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11