本发明专利技术提供一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置。该栅极驱动单元包括充电电路、上拉电路、下拉电路和放电保持电路，充电电路、上拉电路、下拉电路和放电保持电路连接上拉节点，上拉电路、下拉电路和放电保持电路连接栅极驱动单元的输出端；充电电路用于接收充电输入信号，对上拉节点充电；上拉电路用于接收上拉驱动信号，使输出端输出栅极扫描信号；下拉电路用于接收下拉驱动信号和复位信号，对上拉节点放电，并对栅极扫描信号复位；放电保持电路用于对上拉节点和输出端放电。该栅极驱动单元能加快上拉节点和输出端的放电速度，使二者放电更完全，还能降低上拉节点和输出端的噪音，从而确保栅极驱动单元的稳定和正常驱动。
【技术实现步骤摘要】
本专利技术涉及显示
，具体地，涉及一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置。
技术介绍
目前，液晶显示装置(LCD)和有机电致发光二极管(OLED)显示装置仍为平板显示的主流产品。在液晶显示装置和有源驱动OLED显示装置中，通常采用薄膜晶体管(Thin Film Transistor：简称TFT)对各个像素进行控制，从而实现图像显示。对像素的控制包括行控制和列控制，行控制通常为栅极驱动电路，实现像素的逐行扫描，目前栅极驱动电路(GOA)的发展已经比较完善；列控制通常为数据驱动电路，实现像素的显示数据的传送。传统的栅极驱动电路由多个栅极驱动单元级联组成，每个栅极驱动单元的电路相同。如图1所示为传统的栅极驱动单元(GOA单元)电路结构，在GOA单元放电下拉阶段时，只有M2和M10晶体管给PU节点放电，M4和M11晶体管给GOA单元的输出端OUTPUT放电，这种放电电路结构通常容易使PU节点和GOA单元的输出端放电速度较慢，放电不完全，从而导致GOA单元输出异常；同时，GOA单元在放电保持阶段时，由于PU节点和GOA单元的输出端OUTPUT处于悬空状态，M3晶体管产生的寄生电容会施加到PU节点和GOA单元的输出端OUTPUT，对PU节点和GOA单元的输出端OUTPUT进行充电，使PU节点和GOA单元的输出端OUTPUT非常容易引起噪音，不利于GOA单元的稳定驱动。
技术实现思路
本专利技术针对现有技术中存在的上述技术问题，提供一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置。该栅极驱动
单元通过设置放电保持电路，不仅在下拉阶段能加快上拉节点和栅极驱动单元输出端的放电速度，并能使二者的放电更完全，而且在放电保持阶段还能降低上拉节点和栅极驱动单元输出端的噪音，从而确保了栅极驱动单元的稳定和正常驱动。本专利技术提供一种栅极驱动单元，包括充电电路、上拉电路和下拉电路，还包括放电保持电路，所述充电电路、所述上拉电路、所述下拉电路和所述放电保持电路连接于上拉节点，所述上拉电路、所述下拉电路和所述放电保持电路连接于所述栅极驱动单元的输出端和低电位端；所述充电电路用于接收充电输入信号，对所述上拉节点进行充电；所述上拉电路用于接收上拉驱动信号，使所述输出端输出栅极扫描信号；所述下拉电路用于接收下拉驱动信号和复位信号，对所述上拉节点进行放电，并对所述栅极扫描信号进行复位；所述放电保持电路用于对所述上拉节点和所述输出端进行放电。优选地，所述放电保持电路包括第十二晶体管和第十三晶体管；所述第十二晶体管的栅极和所述第十三晶体管的栅极均连接所述下拉电路，所述第十二晶体管的第一极连接所述上拉节点，所述第十三晶体管的第一极连接所述输出端，所述第十二晶体管的第二极和所述第十三晶体管的第二极均连接所述低电位端。优选地，所述下拉电路包括第二晶体管、第四晶体管、第五晶体管、第九晶体管、第十晶体管和第十一晶体管；所述第五晶体管的第一极、所述第九晶体管的栅极和第一极均连接下拉驱动信号端，所述第九晶体管的第二极连接所述第五晶体管的栅极、所述第十二晶体管的栅极、所述第十三晶体管的栅极和所述上拉电路，所述第五晶体管的第二极连接所述第十晶体管的栅极、所述第十一晶体管的栅极和所述上拉电路；所述第二晶体管的栅极和所述第四晶体管的栅极连接复位
信号端，所述第二晶体管的第一极和所述第十晶体管的第一极连接所述上拉节点，所述第二晶体管的第二极和所述第十晶体管的第二极连接所述低电位端；所述第四晶体管的第一极和所述第十一晶体管的第一极连接所述输出端，所述第四晶体管的第二极和所述第十一晶体管的第二极连接所述低电位端。优选地，所述上拉电路包括第三晶体管、电容、第六晶体管和第八晶体管；所述第三晶体管的栅极、所述第六晶体管的栅极、所述第八晶体管的栅极和所述电容的第一极连接所述上拉节点，所述第三晶体管的第一极连接上拉驱动信号端，所述第三晶体管的第二极和所述电容的第二极连接所述输出端；所述第六晶体管的第一极连接所述第五晶体管的第二极，所述第八晶体管的第一极连接所述第九晶体管的第二极，所述第六晶体管的第二极和所述第八晶体管的第二极连接所述低电位端。优选地，所述充电电路包括第一晶体管，所述第一晶体管的栅极和第一极连接充电输入信号端，所述第一晶体管的第二极连接所述上拉节点。优选地，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管和所述第十三晶体管均为N型晶体管。本专利技术还提供一种栅极驱动电路，包括上述栅极驱动单元。本专利技术还提供一种显示装置，包括上述栅极驱动电路。本专利技术还提供一种上述栅极驱动单元的驱动方法，包括：充电阶段，充电电路接收充电输入信号，对上拉节点进行充电；上拉阶段，上拉电路接收上拉驱动信号，使所述栅极驱动单元的输出端输出栅极扫描信号；下拉阶段，下拉电路接收下拉驱动信号和复位信号，对所述
上拉节点进行放电，并对所述栅极扫描信号进行复位；放电保持电路对所述上拉节点和所述输出端进行放电；放电保持阶段，放电保持电路对所述上拉节点和所述输出端保持放电。优选地，所述放电保持电路包括第十二晶体管和第十三晶体管；在所述下拉阶段，下拉驱动信号端输入高电平信号，复位信号端输入高电平信号，所述第十二晶体管、所述第十三晶体管和所述下拉电路均开启，所述第十二晶体管对所述上拉节点进行放电，所述第十三晶体管对所述输出端进行放电；所述下拉电路对所述上拉节点进行放电，并对所述栅极扫描信号进行复位；在所述放电保持阶段，所述下拉驱动信号端输入低电平信号，所述复位信号端输入低电平信号，使所述下拉电路关闭，所述第十二晶体管和所述第十三晶体管保持开启，所述第十二晶体管对所述上拉节点保持放电，所述第十三晶体管对所述输出端保持放电。本专利技术的有益效果：本专利技术所提供的栅极驱动单元，通过设置放电保持电路，不仅在下拉阶段能加快上拉节点和栅极驱动单元输出端的放电速度，并能使二者的放电更完全，而且在放电保持阶段还能降低上拉节点和栅极驱动单元输出端的噪音，从而确保了栅极驱动单元的稳定和正常驱动。本专利技术所提供的栅极驱动电路，通过采用上述栅极驱动单元，确保了该栅极驱动电路的稳定和正常驱动。本专利技术所提供的显示装置，通过采用上述栅极驱动电路，确保该显示装置能够稳定和正常显示，提升了该显示装置的显示效果。附图说明图1为现有技术中栅极驱动单元的电路图；图2为本专利技术实施例1中栅极驱动单元的电路结构示意图；图3为图2中的栅极驱动单元的电路图；图4为图2中的栅极驱动单元的驱动时序图。其中的附图标记说明：1.充电电路；2.上拉电路；3.下拉电路；4.放电保持电路。具体实施方式为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术所提供的一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置作进一步详细描述。实施例1：本实施例提供一种栅极驱动单元，如图2所示，包括充电电路1、上拉电路2和下拉电路3，还包括放电保持电路4，充电电路1、上拉电路2、下拉电路3和放电保持电路4连接于上拉节点PU，上拉电路2、下拉电路3和放电保持电路4连接于栅极驱动单元的输出端OUTPU本文档来自技高网...
【技术保护点】
一种栅极驱动单元，包括充电电路、上拉电路和下拉电路，其特征在于，还包括放电保持电路，所述充电电路、所述上拉电路、所述下拉电路和所述放电保持电路连接于上拉节点，所述上拉电路、所述下拉电路和所述放电保持电路连接于所述栅极驱动单元的输出端和低电位端；所述充电电路用于接收充电输入信号，对所述上拉节点进行充电；所述上拉电路用于接收上拉驱动信号，使所述输出端输出栅极扫描信号；所述下拉电路用于接收下拉驱动信号和复位信号，对所述上拉节点进行放电，并对所述栅极扫描信号进行复位；所述放电保持电路用于对所述上拉节点和所述输出端进行放电。
【技术特征摘要】
1.一种栅极驱动单元，包括充电电路、上拉电路和下拉电路，其特征在于，还包括放电保持电路，所述充电电路、所述上拉电路、所述下拉电路和所述放电保持电路连接于上拉节点，所述上拉电路、所述下拉电路和所述放电保持电路连接于所述栅极驱动单元的输出端和低电位端；所述充电电路用于接收充电输入信号，对所述上拉节点进行充电；所述上拉电路用于接收上拉驱动信号，使所述输出端输出栅极扫描信号；所述下拉电路用于接收下拉驱动信号和复位信号，对所述上拉节点进行放电，并对所述栅极扫描信号进行复位；所述放电保持电路用于对所述上拉节点和所述输出端进行放电。2.根据权利要求1所述的栅极驱动单元，其特征在于，所述放电保持电路包括第十二晶体管和第十三晶体管；所述第十二晶体管的栅极和所述第十三晶体管的栅极均连接所述下拉电路，所述第十二晶体管的第一极连接所述上拉节点，所述第十三晶体管的第一极连接所述输出端，所述第十二晶体管的第二极和所述第十三晶体管的第二极均连接所述低电位端。3.根据权利要求2所述的栅极驱动单元，其特征在于，所述下拉电路包括第二晶体管、第四晶体管、第五晶体管、第九晶体管、第十晶体管和第十一晶体管；所述第五晶体管的第一极、所述第九晶体管的栅极和第一极均连接下拉驱动信号端，所述第九晶体管的第二极连接所述第五晶体管的栅极、所述第十二晶体管的栅极、所述第十三晶体管的栅极和所述上拉电路，所述第五晶体管的第二极连接所述第十晶体管的栅极、所述第十一晶体管的栅极和所述上拉电路；所述第二晶体管的栅极和所述第四晶体管的栅极连接复位信号端，所述第二晶体管的第一极和所述第十晶体管的第一极连接所述上拉节点，所述第二晶体管的第二极和所述第十晶体管的第二极连接所述低电位端；所述第四晶体管的第一极和所述第十一晶体管的第一极连接所述输出端，所述第四晶体管的第二极和所述第十一晶体管的第二极连接所述低电位端。4.根据权利要求3所述的栅极驱动单元，其特征在于，所述上拉电路包括第三晶体管、电容、第六晶体管和第八晶体管；所述第三晶体管的栅极、所述第六晶体管的栅极、所述第八晶体管的栅极和所述电容的第一极连接所述上拉节点，所述第三晶体管的第一极连接上拉驱动信号端，所述...
【专利技术属性】
技术研发人员：高英强，陈华斌，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。