【技术实现步骤摘要】
本技术涉及智能芯片封装领域,尤其涉及一种用于智能芯片封装的引线框架。
技术介绍
芯片作为引线框架集成电路的重要组成部分,芯片尺寸的大小直接影响到产品的性能,而芯片的大小又取决于引线框架基岛的打凹深度。由于冲压技术的限制,市场上常见的SSOP集成电路引线框架打凹深度多在0.3mm左右。在其他因素相同的条件下,芯片尺寸越大,所能实现的功能也就越强大。国内市场上常见的SSOP集成电路引线框架打凹深度多在0.3mm左右,这就决定了配套使用的芯片的尺寸大小,从而限制了最终产品的性能。
技术实现思路
本技术的目的是解决现有技术的不足,提供一种窄间距的用于各种智能芯片封装的引线框架,从而实现承载更大芯片、实现更强大功能且其他性能稳定。本技术采用的技术方案是:一种用于智能芯片封装的引线框架,包括框架,所述框架上设有若干基岛,所述基岛的背面其边缘固接沉台,所述基岛的背面设有V型槽。作为本技术的进一步改进,所述基岛的打凹深度为0.5~1.1mm。作为本技术的更进一步改进,所述框架采用级进打凹技术加工而成。本技术采用的有益效果是:本结构的引线框架其基岛打凹深度的增加可以容纳尺寸更大的晶圆芯片,从而实现更强大的功能;本结构的引线框架通过在基岛背面边缘增加沉台,使得塑封料与引线框架的结合力的到了明显的改善,提高了产品的可靠性;本结构的引线框架通过在基岛背面增加V型槽防止了水汽的进入,使产品的质量更加稳定;本结构的引线框架采用级进打凹技术,内应力得到了更好的释放,从而使得基岛的共面性和打凹深度均符合要求并保持在稳定的范围内。附图说明图1为本技术示意图。图2为本技术基本单元结构示意图。图3为 ...
【技术保护点】
一种用于智能芯片封装的引线框架,其特征是包括框架(1),所述框架上设有若干基岛(2),所述基岛(2)的背面其边缘固接沉台(3),所述基岛的背面设有V型槽(4)。
【技术特征摘要】
1.一种用于智能芯片封装的引线框架,其特征是包括框架(1),所述框架上设有若干基岛(2),所述基岛(2)的背面其边缘固接沉台(3),所述基岛的背面设有V型槽(4)。2.根据权利要求1所述的一...
【专利技术属性】
技术研发人员:徐文东,向华,张海龙,孙家兴,马春晖,王友明,
申请(专利权)人:铜陵丰山三佳微电子有限公司,
类型:新型
国别省市:安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。