半导体电阻制造技术

本发明专利技术公开了一种半导体电阻，包括：N型衬底；P型栅极，形成于所述N型衬底之上；形成于所述P型栅极两侧且位于所述N型衬底中的P型源极和P型漏极；N型掺杂区，形成于所述N型衬底内且靠近所述P型源极；金属连接线，连接于所述N型掺杂区、所述P型源极和所述P型栅极，所述N型掺杂区、所述P型源极和所述P型栅极构成所述半导体电阻的一端，所述P型漏极构成所述半导体电阻的另一端。本发明专利技术的半导体电阻，无需设置另外的功能模块给栅极施加电压以使半导体电阻起到等效电阻的作用，并且无需在源极和漏极之间另外构造P型导电沟道，简化了半导体电阻的结构及制造工艺，节约了成本。

【技术实现步骤摘要】
半导体电阻
本专利技术涉及一种集成电路中的半导体技术，特别是涉及半导体电阻。
技术介绍
目前，集成电路中主要有以下几种电阻：扩散电阻、多晶硅电阻以及金属氧化物半导体(MetalOxideSemiconductor,以下简称MOS管)。其中，现有MOS管的结构为三端结构，包括栅极、源极和漏极，在栅极、源极和漏极之间施加电压，并通过调节栅极和源极之间的电势差以及漏极和源极之间的电势差从而产生漏极电流，以使MOS管起到等效电阻的作用。但现有技术中，需要集成电路中设置另外的功能模块给栅极施加电压以使MOS管起到等效电阻的作用，因此使得整个集成电路变得复杂，成本较高。
技术实现思路
本专利技术提供一种半导体电阻，以解决现有技术中需要设置另外的功能模块给栅极施加电压导致整个集成电路变得复杂、成本较高的问题。本专利技术提供一种半导体电阻，包括：N型衬底；P型栅极，形成于所述N型衬底之上；形成于所述P型栅极两侧且位于所述N型衬底中的P型源极和P型漏极4；N型掺杂区，形成于所述N型衬底内且靠近所述P型源极；金属连接线，连接于所述N型掺杂区、所述P型源极和所述P型栅极，所述N型掺杂区、所述P型源极和所述P型栅极构成所述半导体电阻的一端，所述P型漏极构成所述半导体电阻的另一端。如上所述的半导体电阻，优选地，所述N型衬底的掺杂浓度为1×1014～1×1018原子/立方厘米，所述P型栅极的掺杂浓度为1×1019～1×1023原子/立方厘米，所述P型源极和所述P型漏极的掺杂浓度均为1×1019～1×1023原子/立方厘米。如上所述的半导体电阻，优选地，所述N型掺杂区的掺杂浓度为1×1019～1×1023原子/立方厘米。如上所述的半导体电阻，优选地，还包括：形成于所述N型衬底与所述P型栅极之间的氧化层。如上所述的半导体电阻，优选地，所述氧化层的厚度为20～1000埃。如上所述的半导体电阻，优选地，还包括：场区，所述场区形成于所述衬底中且位于所述N型掺杂区与所述P型源极之间。如上所述的半导体电阻，优选地，还包括：分别形成于所述N型掺杂区、所述P型源极和所述P型栅极上的接触孔，所述金属连接线位于所述接触孔中。由上述技术方案可知，本专利技术提供的半导体电阻，由于采用了金属连接线，将P型源极和P型栅极短接在一起，为P型源极供电的同时又可以为P型栅极供电，因此无需设置另外的功能模块给栅极施加电压，简化了半导体电阻的结构。另外，由于未在栅极额外施加电压信号，因此尽量避免了外部信号对栅极信号的影响。此外，由于采用了P型导电材料构成的栅极结构，从而无需在源极和漏极之间另外构造P型导电沟道，简化了工艺，节约了成本。附图说明图1为本专利技术一实施例的半导体电阻的剖面结构示意图；图2为本专利技术另一实施例的半导体电阻的俯视示意图。具体实施方式实施例一本实施例提供一种半导体电阻，如图1所示，为本实施例的半导体电阻的剖面结构示意图。本实施例提供的半导体电阻包括：N型衬底1、P型栅极2、P型源极3、P型漏极4、N型掺杂区5和金属连接线101。其中，P型栅极2形成于N型衬底1之上；P型源极3和P型漏极4形成于P型栅极2两侧且位于N型衬底1中；N型掺杂区5形成于N型衬底1内且靠近P型源极3；金属连接线101连接于N型掺杂区5、P型源极3和P型栅极2；N型掺杂区5、P型源极3和P型栅极2构成半导体电阻的一端，P型漏极4构成半导体电阻的另一端。本实施例中，如何形成N型衬底1、P型衬底2、P型源极3、P型漏极4和N型掺杂区5属于现有技术，本实施例中不再赘述。本实施例中的金属连接线101可以是铜线，或者是其它导电性能良好的金属线，在此不做限定。形成该金属连接线101的方式可以是物理气相沉积，具体可以在N型掺杂区5、P型源极3和P型栅极2上方的接触孔(图中未示出)中形成金属连接线101，从图2中可以看出，金属连接线101将N型掺杂区5、P型源极3和P型栅极2三者连接起来。本实施例中的半导体电阻具体可以为P沟道MOS电阻。其中，P型漏极4构成该半导体电阻的低压端，N型掺杂区5、P型源极3和P型栅极2经金属连接线101短接后构成该半导体电阻的高压端，即高压信号同时施加在N型掺杂区5、P型源极3和P型栅极2上，低压信号施加在P型漏极4上。本实施例将P型源极3和P型栅极2采用金属连接，P型源极3和P型栅极2形成半导体电阻的一端，通过金属连接线101可以实现同时为该P型源极3和P型栅极2供电，因此，无需设置另外的功能模块给栅极施加电压。此外，在本实施例中，高压端和低压端的电位是不可调换的，当在半导体电阻的高压端和低压端施加适当的电压时，由于本实施例的半导体电阻的栅极为P型，无需在P型源极3和P型漏极4之间另外构造P型导电沟道就能使电流从P型源极3流入，经N型衬底1的表层，从P型漏极4流出。本实施例提供的半导体电阻，由于采用了金属连接线101，将P型源极3和P型栅极2短接在一起，为P型源极3供电的同时又可以为P型栅极2供电，因此无需设置另外的功能模块给栅极施加电压，简化了半导体电阻的结构。另外，由于未在栅极额外施加电压信号，因此尽量避免了外部信号对栅极信号的影响。此外，由于采用了P型导电材料构成的栅极结构，从而无需在源极和漏极之间另外构造P型导电沟道，简化了工艺，节约了成本。此外，还可以通过调整P型栅极2的掺杂浓度、N型衬底1的掺杂浓度以及P型源极3和P型漏极4的掺杂浓度来调整该半导体电阻的阻值，这样，在需要较大的半导体电阻的阻值的情况下，无需增大该半导体电阻的面积即可获得所需的较大阻值的半导体电阻，节省了芯片面积，从而节约了芯片成本。实施例二本实施例对上述实施例做进一步的补充说明。本实施例中，通过调整图1中的半导体电阻的P型栅极2的掺杂浓度、N型衬底1的掺杂浓度以及P型源极3和P型漏极4的掺杂浓度，可以使得实施例一中半导体电阻的阈值电压大于0伏，这样，在P型源极3和P型栅极2之间的电压为0伏时，在P型源极3和P型漏极4之间加上适当的电压，就会在P型源极3和P型漏极4之间产生电流，当P型源极3和P型漏极4之间的电压固定不变时，其电流值也会随之固定，即表现出电阻特性。例如，可以构造阈值电压在0.1伏至0.5伏之间的半导体电阻。本实施例中，可以按照以下参数进行掺杂：N型衬底1的掺杂浓度为1×1014～1×1018原子/立方厘米，P型栅极2的掺杂浓度为1×1019～1×1023原子/立方厘米，P型源极3和P型漏极4的掺杂浓度均为1×1019～1×1023原子/立方厘米。这样，当P型栅极2和P型源极3之间的电压为0时，在P型漏极4和P型源极3之间施加适当的电压，P型漏极4和P型源极3之间就可以产生电流，即漏极电流，当P型漏极4和P型源极3之间的电压保持不变时，P型漏极4和P型源极3之间所产生的漏极电流也随之固定，从而起到等效电阻的作用。具体地，可以通过调整N型衬底1的掺杂浓度来调整半导体电阻的阻值，例如，增大N型衬底1的掺杂浓度，则半导体电阻的阻值相应地增大。也可以通过调整P型栅极2的掺杂浓度来调整半导体电阻的阻值，例如，增大P型栅极2的掺杂浓度，则半导体电阻的阻值相应地增大。也可以通过调整P型源极3和/或P型漏极4的掺杂浓度来调整半导体电阻的阻值，例如，增大P型源极3和/或P型漏极4的掺杂浓度，则半导体本文档来自技高网...

【技术保护点】
一种半导体电阻，其特征在于，包括：N型衬底；P型栅极，形成于所述N型衬底之上；形成于所述P型栅极两侧且位于所述N型衬底中的P型源极和P型漏极；N型掺杂区，形成于所述N型衬底内且靠近所述P型源极；金属连接线，连接于所述N型掺杂区、所述P型源极和所述P型栅极，所述N型掺杂区、所述P型源极和所述P型栅极构成所述半导体电阻的一端，所述P型漏极构成所述半导体电阻的另一端。

【技术特征摘要】
1.一种半导体电阻，其特征在于，包括：N型衬底；P型栅极，形成于所述N型衬底之上；形成于所述P型栅极两侧且位于所述N型衬底中的P型源极和P型漏极；N型掺杂区，形成于所述N型衬底内且靠近所述P型源极；金属连接线，连接于所述N型掺杂区、所述P型源极和所述P型栅极，所述N型掺杂区、所述P型源极和所述P型栅极构成所述半导体电阻的一端，所述P型漏极构成所述半导体电阻的另一端；所述N型衬底的掺杂浓度为1×1014～1×1018原子/立方厘米，所述P型栅极的掺杂浓度为1×1019～1×1023原子/立方厘米，所述P型源极和所述P型漏极的掺杂浓度均为1×1019～1×1023原子/立方厘米；使所述半导体电阻的...

【专利技术属性】
技术研发人员：潘光燃，王焜，文燕，石金成，高振杰，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11