当前位置: 首页 > 专利查询>英特尔公司专利>正文

堆叠集成电路封装中的集成无源组件制造技术

技术编号:13309910 阅读:106 留言:0更新日期:2016-07-10 10:03
本公开涉及堆叠集成电路封装中的集成无源组件。描述堆叠集成电路封装中的集成无源组件。在一个实施例中,装置具有衬底、在衬底上耦合于衬底的第一晶片、具有处理核并且在第一晶片上耦合于第一晶片的第二晶片和附连到第一晶片并且耦合于电力供应电路的无源设备,该第一晶片包括耦合于衬底以接收电力的电力供应电路,该第一晶片耦合于电力供应电路以对处理核供电。

【技术实现步骤摘要】


本描述涉及堆叠处理器封装中的集成无源组件的领域并且特别涉及用于功率传递的集成组件。

技术介绍

高功率处理器封装正发展成具有更多处理核和不同类型的处理核。这些核需要来自外部电力供应的功率传递。在许多情况下,在晶片(die)上包括集成电压调节器作为处理核的一部分。电压调节器需要例如电感器和电容器等放置在某一外部位点中的大型无源组件。随着使用更多的核,需要更多的外部无源组件。
在其他示例中,电压调节器处于具有非核电路(例如I/O、存储器控制器和功率控制单元)的独立晶片中并且与晶片(其与晶片上的处理器核和对于每个核的电压调节器堆叠在一起)一起封装。这在具有微处理器核的晶片中允许有更多空间可用并且使电力电路与核处理电路隔离。对于电压调节器的大型无源电感器和电容器仍然被放置在某一外部位点中,其通过通孔、连接凸块或一些其他手段而被触及。无源组件在与高速数字电路和高密度互连网格隔离时提供更高Q因子。在它们与处理晶片的组件或甚至电压调节器晶片相比变大时它们也提供更高Q因子。无源组件在它们定位在核处理电路附近时也表现得更好。
专利技术内
在一个实本文档来自技高网
...

【技术保护点】
一种装置,其包括:衬底;第一晶片,其在所述衬底上耦合于所述衬底,所述第一晶片包括耦合于所述衬底以接收电力的电力供应电路;第二晶片,其具有处理核并且在所述第一晶片上耦合于所述第一晶片,所述第一晶片耦合于所述电力供应电路以对所述处理核供电;以及无源设备,其附连到所述第一晶片并且耦合于所述电力供应电路。

【技术特征摘要】
2014.12.24 US PCT/US2014/0723951.一种装置,其包括:
衬底;
第一晶片,其在所述衬底上耦合于所述衬底,所述第一晶片包括耦合于所述衬底以接收电力的电力供应电路;
第二晶片,其具有处理核并且在所述第一晶片上耦合于所述第一晶片,所述第一晶片耦合于所述电力供应电路以对所述处理核供电;以及
无源设备,其附连到所述第一晶片并且耦合于所述电力供应电路。
2.如权利要求1所述的装置,其中所述第一晶片具有:正面,其包括面对所述衬底的电路;和面对所述第二晶片的背面,并且其中所述无源设备安置在所述背面上。
3.如权利要求2所述的装置,其中所述第一晶片的正面使用通过所述第一晶片的穿硅通孔而耦合于所述第二晶片。
4.如权利要求2或3所述的装置,其中所述第一晶片的背面使用接合线耦合于所述衬底。
5.如权利要求1-4中任一项所述的装置,其中所述第一晶片具有:正面,其包括面对所述第二晶片的电路;和面对所述衬底的背面,并且其中所述无源设备安置在所述第一晶片的正面上。
6.如权利要求5所述的装置,其中所述第一晶片使用焊料凸块连接到所述第二晶片并且其中所述无源设备安置在所述第一晶片的正面上且在所述焊料凸块之间。
7.如权利要求5或6所述的装置,其中所述第一晶片使用微凸块、模塑突柱、热超声或热压缩接合部而连接到所述第二晶片并且其中所述无源设备安置在所述第一晶片的正面上且在所述接合部之间。
8.如权利要求6所述的装置,其中所述第一晶片的正面在所述焊料凸块之间具有凹陷并且其中所述无源设备安置在所述凹陷内部。
9.如权利要求8所述的装置,其中所述凹陷具有底层和侧壁,其中所述侧壁朝所述底层锥形化,并且其中所述无源设备在锥形化侧壁上具有磁性层。
10.如权利要求1-9中任一项所述的装置,其中所述第一晶片是硅晶片并且其中所述无源设备是具有在所述硅晶片的表面上形成的磁性材料的电感器。
11.如权利要求1-10中任一项所述的装置,其中所述无源设备包括耦合于电感器的电容器,所述电容器在所述第一晶片的表面上形成。
12.如权利要求11所述的装置,其中所述第一晶片是硅晶片并且其中所述电容器是金属-...

【专利技术属性】
技术研发人员:R斯特范D加德纳
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1