一种阵列基板以及液晶显示器制造技术

本发明专利技术公开了一种阵列基板以及液晶显示器，该阵列基板包括：基板；薄膜晶体管，设置于基板上方；导电层，设置于薄膜晶体管上方，并与薄膜晶体管的漏极连接；公共电极，设置于导电层上方，与导电层形成第一电容；像素电极，设置于公共电极上方，并与导电层连接，像素电极与公共电极形成第二电容。通过上述方式，本发明专利技术能够增加存储电容的大小，提高显示器的光学品质。

【技术实现步骤摘要】

本专利技术设及显示
，特别是设及一种阵列基板W及液晶显示器。
技术介绍
液晶显示器化iquid Crystal Display ,LCD)具有色彩表现优异、可视角度大、对 比度高等优点，使得其具有广阔的市场前景。 -般情况下，每一行薄膜晶体管打开的时间比较短，很难达到液晶的响应时间，从 而会使液晶显示器出现闪烁现象。因此，为了避免运样的问题，液晶显示器一般均会包括存 储电容Cst,其中对于部分液晶显示器，其存储电容即为由像素电极和公共电极形成的电 容。运样，在薄膜晶体管关闭之后的一定时间内，该存储电容便可W用于维持像素电极的电 压，从而为液晶响应提供更长的时间。 但是，随着液晶显示器向着轻薄化和低功耗发展，需要减小显示器的尺寸，运样会 引起存储电容的减小，使得液晶的响应时间不够，从而导致闪烁现象的发生，影响显示效 果。另外，根据边缘场开关技术(Fringe Field Switching,FFS)制作的显示屏因其有较宽 的视角和不易受液晶盒厚轻微变化的影响，俗称为硬屏。但运种液晶屏幕中TFT容易产生漏 电的影响，往往需要较大的储存电容Cst，W防止在一帖的时间TFT漏电引起像素灰阶变化， 灰阶变化会引起液晶屏幕光学品质下降，如串扰和闪速等现象。
技术实现思路
本专利技术主要解决的技术问题是提供一种阵列基板W及液晶显示器，能够增加存储 电容的大小，提高显示器的光学品质。 为解决上述技术问题，本专利技术采用的一个技术方案是:提供一种阵列基板，该阵列 基板包括:基板;薄膜晶体管，设置于基板上方;导电层，设置于薄膜晶体管上方，并与薄膜 晶体管的漏极连接;公共电极，设置于导电层上方，与导电层形成第一电容;像素电极，设置 于公共电极上方，并与导电层连接，像素电极与公共电极形成第二电容。 其中，导电层的导电率大于像素电极的导电率。[000引其中，还包括触摸信号线，触摸信号线与导电层采用相同工艺设置于同层。 其中，还包括：平坦层，覆盖薄膜晶体管；第一绝缘层，设置于平坦层与导电层之 间；第二绝缘层，设置于导电层与公共电极之间；第=绝缘层，设置于公共电极与像素电极 之间。 其中，导电层通过第一绝缘层及平坦层上的通孔与薄膜晶体管的漏极连接。 其中，像素电极通过第二绝缘层和第=绝缘层上的通孔与导电层连接。 其中，薄膜晶体管包括:遮光层，设置于基板上方;缓冲层，覆盖遮光层和基板;有 源层，设置于缓冲层上方;栅极绝缘层，覆盖有源层，包括第一源极通孔W及第一漏极通孔； 栅极，设置于栅极绝缘层上方;层间介电层，覆盖栅极，包括与第一源极通孔对应的第二源 极通孔和与第一漏极通孔对应的第二漏极通孔;源漏层，设置于层间介电层上方，包括源极 和漏极，源极通过第一源极通孔和第二源极通孔与有源层连接，漏极通过第一漏极通孔和 第二漏极通孔与有源层连接。 其中，栅极和源漏层为金属电极。 其中，公共电极和像素电极为透明的金属氧化物。 为解决上述技术问题，本专利技术采用的另一个技术方案是:提供一种液晶显示器，该 液晶显示器包括背光和显示面板，显示面板包括阵列基板、彩膜基板W及阵列基板和彩膜 基板之间的液晶层，该阵列基板是如上的阵列基板。 本专利技术的有益效果是：区别于现有技术的情况，本专利技术通过一导电层桥接薄膜晶 体管的漏极和像素电极;一方面，该导电层与公共电极对应形成一额外电容，该额外电容与 原有的像素电极和公共电极对应形成的电容并联组合形成一更大的电容，增加了像素存储 电容的大小，将像素电极的电压保持时间延长，可W有效的避免闪烁现象，进而提高显示效 果;另一方面，导电层与薄膜晶体管的漏极之间的接触电阻会大幅度降低，防止对导电层进 行蚀刻时，薄膜晶体管的源极和漏极会受到过蚀刻引起的接触异常。【附图说明】 图1是本专利技术阵列基板第一实施方式的结构示意图； 图2是本专利技术阵列基板第二实施方式的结构示意图； 图3是本专利技术阵列基板第二实施方式中像素结构的俯视示意图； 图4是本专利技术阵列基板第二实施方式中阵列基板的俯视示意图； 图5是本专利技术液晶显示器一实施方式的结构示意图。【具体实施方式】 参阅图1，本专利技术阵列基板第一实施方式的结构示意图，该阵列基板包括:基板11; 薄膜晶体管12,设置于基板11上方;导电层13,设置于薄膜晶体管12上方，并与薄膜晶体管 12的漏极（未标识）连接；公共电极14,设置于导电层13上方，与导电层13形成第一电容 Cstl;像素电极15,设置于公共电极14上方，并与导电层13连接，像素电极15与公共电极14 形成第二电容Cst2。 其中，薄膜晶体管12的漏极W及导电层13为金属或金属氧化物材料，公共电极14 和像素电极15为透明的金属氧化物，例如氧化铜锡IT0。 可选的，基板11为透明的玻璃基板，在其他实施方式中，也可W是透明的塑料基 板。 可选的，薄膜晶体管12可W是底栅型也可W是顶栅型（图1所示），当然也可W是其 他结构，此处不做限定。 具体地，导电层13与公共电极14存在对应部分，其中，该对应部分的形状W及面积 的大小可根据实际情况自行设定，此处不做限定。另外，公共电极14与像素电极15同样存在 对应部分，其中，该对应部分的形状W及面积的大小可根据实际情况自行设定，此处不做限 定。 根据平行板电容C的原理，即：C试f，其中e为介电常数，S为两块平行板重叠部分 d 的面积，d为两块平行板的间距，可知，导电层13和公共电极14可W形成一个第一电容Cstl， 公共电极14和像素电极15可形成一个第二电容Cst2。同时，由于导电层13和像素电极15是 电连接的，因此，该两个电容Cstl和Cst2相当于两个并联的电容。根据电容并联公式:C = Cstl+Cst2,两个并联的电容其总电容值大于任意一个电容的容值，因此，由导电层14、公共 电极14W及像素电极15组成的双层存储电容的容值更大，其可W将像素电极的电压保持时 间延长，当像素尺寸减小后，可W有效的避免闪烁现象，进而提高显示效果。 同时，在现有技术中，将像素电极15与薄膜晶体管12的漏极直接进行电连接，在对 导电层13进行蚀刻时，薄膜晶体管12的源极和漏极会受到过蚀刻，从而降低像素电极15与 薄膜晶体管12之间的接触电阻。而在本实施方式中，像素电极15通过导电层13桥接薄膜晶 体管12的漏极，一方面，导电层13与薄膜晶体管12的漏极之间的接触电阻会大幅度降低，另 一方面，防止对导电层13进行蚀刻时，薄膜晶体管12的源极和漏极会受到过蚀刻引起的接 触异常。 另外，由于导电层13相较像素电极15,具有较大的导电率，可W进一步的减小连接 部分的电阻。 区别于现有技术，本实施方式通过一导电层桥接薄膜晶体管的漏极和像素电极； 一方面，该导电层与公共电极对应形成一额外电容，该额外电容与原有的像素电极和公共 电极对应形成的电容并联组合形成一更大的电容，增加了像素存储电容的大小，将像素电 极的电压保持时间延长，可W有效的避免闪烁现象，进而提高显示效果；另一方面，导电层 与薄膜晶体管的漏极之间的接触电阻会大幅度降低，防止对导电层进行蚀刻时，薄膜晶体 管的源极和漏极会受到过蚀刻引起的接触异常。 参阅图2,本专利技术阵列基板第二实施方式的结构示意图，该阵列基板包括： 基板21;薄膜晶当前第1页1&nb本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：基板；薄膜晶体管，设置于所述基板上方；导电层，设置于所述薄膜晶体管上方，并与所述薄膜晶体管的漏极连接；公共电极，设置于所述导电层上方，与所述导电层形成第一电容；像素电极，设置于所述公共电极上方，并与所述导电层连接，所述像素电极与所述公共电极形成第二电容。

【技术特征摘要】

【专利技术属性】
技术研发人员：曹尚操，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42