本发明专利技术实施例公开了一种阵列基板、显示装置及阵列基板的制作方法。该阵列基板包括：衬底基板；位于衬底基板上相互绝缘的栅极和像素电极；覆盖栅极和像素电极的栅绝缘层；位于栅绝缘层上的有源层；位于有源层上的源极和漏极；覆盖源极、漏极、有源层和栅绝缘层的钝化层；在栅绝缘层中设置有位于像素电极上方的像素过孔，漏极与像素电极通过该像素过孔连接。不仅减少了阵列基板上像素过孔的数量，而且减少了像素过孔所经过的膜层，使得阵列基板上过孔的深度减小，从而大大减少了阵列基板上PI液的扩散不均的问题，提高了产品品质。
【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及。
技术介绍
现有的一种薄膜晶体管液晶显不器(Thin Film Transistor-Liquid CrystalDisplay，TFT-LCD)中，如图1所示，TFT阵列基板包括:衬底基板10;位于衬底基板10上相互绝缘的栅极11和像素电极12;覆盖栅极11和像素电极12的栅绝缘层13;位于栅绝缘层13上的有源层14，该有源层14在衬底基板10上的正投影覆盖栅极11在衬底基板10上的正投影，该有源层14在衬底基板10上的正投影与像素电极12在衬底基板10上的正投影部分相交;位于有源层14上的源极15和漏极16;覆盖有源层14、源极15、漏极16、栅绝缘层13的钝化层17;位于钝化层17上的公共电极18，该公共电极18在像素电极12上方;漏极16由电极引线19通过位于钝化层17的第一像素过孔110、位于钝化层17和栅绝缘层13的第二像素过孔111与像素电极12连接。由于该第一像素过孔110和第二像素过孔111的存在，会在成盒(Cell)阶段工序中，导致像素过孔附近的聚酰亚胺(Polyimide，PI)液扩散不良，从而造成扩散不均，影响广品品质。
技术实现思路
本专利技术实施例的目的是提供，用于解决阵列基板上的像素过孔导致PI液扩散不均的问题严重，影响产品品质的问题。本专利技术实施例的目的是通过以下技术方案实现的:—种阵列基板，包括:衬底基板;位于所述衬底基板上相互绝缘的栅极和像素电极;覆盖所述栅极和像素电极的栅绝缘层;位于所述栅绝缘层上的有源层;位于所述有源层上的源极和漏极;覆盖所述源极、漏极、有源层和栅绝缘层的钝化层；在所述栅绝缘层中设置有位于所述像素电极上方的像素过孔，所述漏极与所述像素电极通过所述像素过孔连接。较佳地，所述有源层在所述衬底基板上的正投影区域位于所述栅极在所述衬底基板上的正投影区域内。较佳地，所述像素过孔中设置有电极引线；所述漏极与所述像素电极通过所述像素过孔中的电极引线连接。较佳地，所述阵列基板还包括位于钝化层上的公共电极，且所述公共电极位于像素电极上方。 —种阵列基板的制作方法，该制作方法包括:在衬底基板上形成相互绝缘的栅极和像素电极；在所述栅极和像素电极上形成栅绝缘层；在所述栅绝缘层上形成有源层，并在所述栅绝缘层中形成位于像素电极上方的像素过孔；在所述有源层上形成源极和漏极，所述漏极通过所述像素过孔与所述像素电极连接；形成覆盖所述源极、漏极、有源层的钝化层。较佳地，在所述栅绝缘层上形成有源层，并在所述栅绝缘层中形成位于像素电极上方的像素过孔，包括:在所述栅绝缘层上形成一整层用于形成有源层的薄膜；在薄膜上涂覆光刻胶层；利用半色调掩模版对光刻胶层进行曝光显影，在光刻胶层中与将要形成有源层的区域对应的区域形成光刻胶完全保留区域，与将要形成像素过孔的区域对应的区域形成完全去除区域，剩余区域形成部分保留区域；利用完全去除区域对薄膜进行刻蚀，在薄膜中形成位于像素电极上方的中间过孔；利用所述中间过孔对所述栅绝缘层进行刻蚀形成所述像素过孔，同时刻蚀去除部分保留区域的光刻胶层；利用完全保留区域的光刻胶层对薄膜进行刻蚀形成有源层。较佳地，所述漏极与所述像素电极通过所述像素过孔中的电极引线连接时，在所述有源层上形成源极和漏极之后，形成覆盖所述源极、漏极、有源层的钝化层之前，还包括:形成位于所述像素过孔中的电极引线。较佳地，形成覆盖所述源极、漏极、有源层的钝化层之后，还包括:形成位于钝化层上的公共电极，且所述公共电极位于像素电极上方。一种显示装置，包括以上任一项所述的阵列基板。本专利技术实施例的有益效果如下:本专利技术实施例提供的中，仅在栅绝缘层中设置有一个像素过孔，在钝化层中未设置像素过孔，漏极仅通过位于栅绝缘层中的一个像素过孔与像素电极连接，与现有技术中漏极通过位于钝化层中的第一像素过孔以及位于栅绝缘层和钝化层中的第二像素过孔与像素电极连接的方案相比，不仅减少了阵列基板上像素过孔的数量，而且减少了像素过孔所经过的膜层，使得阵列基板上过孔的深度减小，从而大大减少了阵列基板上PI液的扩散不均的问题，提高了产品品质。【附图说明】图1为现有技术中一种阵列基板的结构示意图；图2为本专利技术实施例提供的一种阵列基板的结构示意图之一；图3为本专利技术实施例提供的一种阵列基板的结构示意图之二；图4为本专利技术实施例提供的一种阵列基板的结构示意图之三；图5a为本专利技术实施例提供的形成栅极和像素电极时阵列基板的结构示意图；图5b为本专利技术实施例提供的形成栅绝缘层时阵列基板的结构示意图；图5c为本专利技术实施例提供的形成有源层和像素过孔时阵列基板的结构示意图；图6a为本专利技术实施例提供的形成一整层用于形成有源层的薄膜时阵列基板的结构示意图；图6b为本专利技术实施例提供的对光刻胶层曝光显影后阵列基板的结构示意图；图6c为本专利技术实施例提供的形成中间过孔时阵列基板的结构示意图；图6d为本专利技术实施例提供的形成像素过孔时阵列基板的结构示意图。【具体实施方式】下面结合附图和实施例对本专利技术提供的进行更详细地说明。如图2所示，本专利技术实施例提供一种阵列基板，包括:衬底基板20；位于衬底基板20上相互绝缘的栅极21和像素电极22;覆盖栅极21和像素电极22的栅绝缘层23;位于栅绝缘层23上的有源层24;位于有源层24上的源极25和漏极26;覆盖源极25、漏极26、有源层24和栅绝缘层23的钝化层27;在栅绝缘层23中设置有位于像素电极22上方的像素过孔28，漏极26与像素电极22通过该像素过孔28连接。其中，像素过孔是指用于连接漏极与像素电极的过孔。本专利技术实施例中，仅在栅绝缘层23中设置有一个像素过孔28，在钝化层27中未设置像素过孔，漏极26仅通过位于栅绝缘层23中的一个像素过孔28与像素电极22连接，与上述现有技术中漏极通过位于钝化层中的第一像素过孔以及位于栅绝缘层和钝化层中的第二像素过孔与像素电极连接的方案相比，不仅减少了阵列基板上像素过孔的数量，而且减少了像素过孔所经过的膜层，使得阵列基板上过孔的深度减小，从而大大减少了阵列基板上PI液的扩散不均的问题，提高了产品品质。在一种可能的阵列基板中，如图2所示的阵列基板中，像素过孔28在衬底基板20上的正投影区域与漏极26在衬底基板20上的正投影区域重叠，且像素过孔28在衬底基板20上的正投影区域与有源层24在衬底基板20上的正投影区域不重叠。漏极26与像素电极22通过像素过孔28连接。在又一种可能的阵列基板中，像素过孔28在衬底基板20上的正投影区域与漏极26在衬底基板20上的正投影区域不重叠，且像素过孔28在衬底基板20上的正投影区域与有源层24在衬底基板20上的正投影区域不重叠。上述像素过孔28中设置有电极引线；漏极26与像素电极22通过上述像素过孔28中的电极引线连接。例如，图3所示的阵列基板中，漏极26在衬底基板20上的正投影区域位于有源层24在衬底基板20上的正投影区域内，像素过孔28在衬底基板20上的正投影区域与漏极26在衬底基板20上的正投影区域不重叠，且像素过孔28在衬底基板20上的正投影区域与有源层24在衬底基板20上的正投影区域不重叠，S卩，图3中，漏极26与像素电极22之间受到有源层24的阻挡。上述像素过孔28中设置有电极引线29;漏极26与像素本文档来自技高网...
【技术保护点】
一种阵列基板，包括：衬底基板；位于所述衬底基板上相互绝缘的栅极和像素电极；覆盖所述栅极和像素电极的栅绝缘层；位于所述栅绝缘层上的有源层；位于所述有源层上的源极和漏极；覆盖所述源极、漏极、有源层和栅绝缘层的钝化层；其特征在于：在所述栅绝缘层中设置有位于所述像素电极上方的像素过孔，所述漏极与所述像素电极通过所述像素过孔连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘明悬，刘正，张小祥，张治超，陈曦，郭会斌，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。