显示基板及其制作方法和显示装置制造方法及图纸

本发明专利技术涉及一种显示基板及其制作方法和显示装置，上述显示基板中的像素单元包括：第一电极和与第一电极相连的第一连接部，第一连接部通过第一过孔连接至第一连接线；第一连接线与该像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连。根据本发明专利技术的技术方案，第一连接线通过第一过孔与第一连接部相连，进而与公共电极相连。由于第一连接线还用于连接该像素单元和之下的第一连接相连，从而连通了纵向像素单元中的公共电极。相对于现有技术中通过两个过孔以及两条连接线连通纵向像素单元中公共电极的方式，本发明专利技术只需要一个过孔，使得像素电极为过孔预留较少的区域即可，从而扩大了有效发光区域，进而提高了开口率。

【技术实现步骤摘要】

本专利技术涉及显示
，具体而言，涉及一种显示基板、一种显示装置和一种显示基板制作方法。
技术介绍
现有技术的TripleGate(三栅极)基板的制作流程如图1至图4所示，公共电极线6用于连接横向的公共电极，在公共电极线6上设置有第二连接部12，在公共电极的右下方设置有第三连接部13。在形成源漏电极层4之后可以在第二连接部12形成第二过孔20，在第三连接部13形成第三过孔30，进而在形成像素电极时，可以在第二过孔20处形成第二连接线53，用于将公共电极1与上方的公共电极相连，并在第三过孔30处形成第三连接线54，用于将公共电极1与下方的公共电极相连。可见，上述结构需要两个过孔来连接纵向的公共电极，使得位于公共电极之上的像素电极需要为两个过孔留出空间，导致像素结构的开口率降低。
技术实现思路
本专利技术所要解决的技术问题是，如何提高像素结构的开口率。为此目的，本专利技术提出了一种显示基板，包括多个像素单元，多个像素单元排列成矩阵，每个像素单元包括:第一电极和与第一电极相连的第一连接部，所述第一连接部通过第一过孔连接至第一连接线；所述第一连接线与该像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连。优选地，所述像素单元还包括:与第一电极相连的第二连接部和第三连接部；第二连接部与该像素单元左侧像素单元中的第三连接部相连；第三连接部与该像素单元右侧像素单元中的第二连接部相连。优选地，所述第一连接部、第二连接部和第三连接部设置在同一层。优选地，所述像素单元还包括:基底，其中，第一电极设置在所述基底之上；栅线，设置在所述基底之上，所述第一连接部、第二连接部和第三连接部与所述栅线同层设置。优选地，所述像素单元还包括:源漏电极层，所述第一连接线与所述源漏电极层同层设置。优选地，显示基板还包括:第二电极，设置在源漏电极层之上，其中，所述第一连接部和第一连接线设置在第二电极的配向混乱区域之下。优选地，显示基板还包括:钝化层，设置在所述源漏电极层之上，其中，在所述钝化层中与所述第一连接部对应的位置设置有所述第一过孔，用于连通所述第一连接部和第一连接线；遮挡金属，设置在所述钝化层之上与所述第一过孔对应的位置。优选地，显示基板还包括:栅绝缘层，设置在所述栅线之上，其中，在所述栅绝缘层中与所述第一连接部对应的位置设置有所述第一过孔，用于连通所述第一连接部和第一连接线。优选地，第二连接部与第一电极的左侧边相连，第三连接部与第一电极的右侧边相连。本专利技术还提出了一种显示装置，包括上述显示基板。本专利技术还提出了一种显示基板制作方法，包括:在基底上形成第一电极；在第一电极上形成与第一电极相连的第一连接部；在第一连接部之上形成第一连接线，第一连接线与像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连，第一连接线通过第一过孔与所述第一连接部相连。优选地，上述方法还包括:在像素电极上形成与第一电极相连的第二连接部和第三连接部，其中，第二连接部与左侧像素单元中的第三连接部相连；第三连接部与右侧像素单元中的第二连接部相连。优选地，在形成所述第一连接部时形成所述第二连接部和第三连接部。优选地，上述方法还包括:在基底上形成栅线，其中，在形成所述栅线时形成所述第一连接部、第二连接部和第三连接部。优选地，上述方法还包括:在所述栅线之上形成源漏电极层，其中，在形成所述源漏电极层时形成所述第一连接线。优选地，上述方法还包括:在源漏电极层之上形成具有配向混乱区域的第二电极，所述配向混乱区域位于所述第一连接部和第一连接线之上。优选地，上述方法还包括:在源漏电极层之上形成钝化层；在所述钝化层中与所述第一连接部对应的位置形成所述第一过孔，以连通所述第一连接部和第一连接线；在所述钝化层之上与所述第一过孔对应的位置形成遮挡金属。优选地，上述方法还包括:在所述栅线之上形成栅绝缘层；在所述栅绝缘层中与所述第一连接部对应的位置形成所述第一过孔，以连通所述第一连接部和第一连接线。根据上述技术方案，第一连接线通过第一过孔与第一连接部相连，进而与公共电极相连。由于第一连接线还用于连接该像素单元和之下的第一连接相连，从而连通了纵向像素单元中的公共电极。相对于现有技术中通过两个过孔以及两条连接线连通纵向像素单元中公共电极的方式，本实施例只需要一个过孔，使得像素电极为过孔预留较少的区域即可，从而扩大了有效发光区域，进而提高了开口率。【附图说明】通过参考附图会更加清楚的理解本专利技术的特征和优点，附图是示意性的而不应理解为对本专利技术进行任何限制，在附图中:图1至图4示出了现有技术中显示基板的制作流程示意图；图5至图8示出了根据本专利技术一个实施例的显示基板的制作流程示意图；附图标记说明:1-第一电极/公共电极；11-第一连接部；12-第二连接部；13-第三连接部;2_第一连接线；3-栅线；4-源漏电极层；5-第二电极/像素电极;51-配向混乱区域;52-遮挡金属；53-第二连接线;54-第三连接线;6-公共电极线；10-第一过孔;20-第二过孔;30-第三过孔。【具体实施方式】为了能够更清楚地理解本专利技术的上述目的、特征和优点，下面结合附图和【具体实施方式】对本专利技术进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是，本专利技术还可以采用其他不同于在此描述的其他方式来实施，因此，本专利技术的保护范围并不受下面公开的具体实施例的限制。如图5至8所示，根据本专利技术一个实施例的显示基板，包括多个像素单元，多个像素单元排列成矩阵，每个像素单元包括:第一电极1和与第一电极1相连的第一连接部11，第一连接部11通过第一过孔10连接至第一连接线2;第一连接线2与该像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连。本专利技术中的显示基板，在第一电极为公共电极时，第二电极为像素电极，在第二电极为像素电极时，第一电极为公共电极。以下主要在第一电极为公共电极，第二电极为像素电极的情况下对本专利技术进行说明。本实施例中第一连接线2通过第一过孔10与第一连接部11相连，进而与公共电极1相连。由于第一连接线2还用于连接该像素单元和之下的第一连接相连，从而连通了纵向像素单元中的公共电极。相对于现有技术中通过两个过孔20和30以及两条连接线53和54连通纵向像素单元中公共电极的方式，本实施例只需要一个过孔，使得像素电极5仅需为过孔预留较少的区域，从而扩大了有效发光区域，进而提高了开口率。优选地，像素单元还包括:与第一电极1相连的第二连接部12和第三连接部13;第二连接部12与该像素单元左侧像素单元中的第三连接部相连；第三连接部13与该像素单元右侧像素单元中的第二连接部相连。本实施例通过第二连接部12和第三连接部13连接横向像素单元中的公共电极，相对于现有技术中通过一条公共电极线连接的方式，减少了布线面积，从而减少了用于遮挡布线的黑矩阵(BM)的面积，进而提升了开口率。根据本实施例，对于28HD的Triple Gate结构的显示基板，可以将开口率从63.6%提升至66.7%。优选地，第一连接部11、第二连接部12和第三连接部13设置在同一层。也即可以在一道掩膜工艺中形成第一连接部11、第二连接部12和本文档来自技高网...

【技术保护点】
一种显示基板，其特征在于，包括多个像素单元，多个像素单元排列成矩阵，每个像素单元包括：第一电极和与第一电极相连的第一连接部，所述第一连接部通过第一过孔连接至第一连接线；所述第一连接线与该像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：汪锐，邱海军，尚飞，金在光，李少茹，
申请(专利权)人：重庆京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：重庆;85