本发明专利技术公开了一种耗尽型VDMOS器件及其制造方法，通过在外延层上生长氧化层，在所述氧化后的外延层上制作第一导电类型阱区，在所述的氧化层上通过光刻方式，形成光刻图形，沿所述光刻图形进行刻蚀，刻蚀沟槽并穿过所述第一导电类型阱区，用三氯氧磷将所述沟槽进行N型掺杂，在所述外延层上生长栅氧化层，在所述栅氧化层上生长多晶硅层，将所述沟槽上方的多晶硅层刻蚀，在所述外延层上制作第二导电类型源区，在所述外延层上生长介质层并形成接触孔和金属层从而形成了沟槽型耗尽型VDMOS，从而有效降低生产成本，减小器件面积，更有利于系统的集成和小型化。
【技术实现步骤摘要】
本专利技术涉及半导体芯片制造工艺
，尤其涉及一种耗尽型VDMOS (Verticaldouble-diffused metal oxide semiconductor,垂直双扩散金属氧化物半导体晶体管)器件及其制造方法。
技术介绍
目前，在MOS的众多分类中由于V-groove MOS和U-groove MOS是靠腐蚀V槽和U槽形成的，工艺难度大，很难准确控制，而VDMOS则是通过多晶硅自对准工艺，通过两次杂质扩散来精确控制栅极沟道长度，工艺较为简单，而且VDMOS具有开关损耗小、输入阻抗高、驱动功率小、跨导线性好等优点而被广泛应用于各种领域，包括电机调速、逆变器、不间断电源、开关电源、电子开关、高保真音响、汽车电器和电子镇流器等。低压VDMOS是当今较为常用的功率半导体之一，它具有开关速度快、可靠性高、输入阻抗高等优点，在电子领域内有着非常广泛的应用。且，低压VDMOS的沟槽型结构由于消除了平面型VDMOS的颈区电阻，大大降低了导通电阻，增加了元胞密度，提高了功率半导体的电流处理能力，为此，沟槽型低压VDMOS具有非常好的市场前景。VDMOS又分为增强型VDMOS和耗尽型VDM0S，然而对于耗尽型VDMOS而言，目前现有技术中仅有平面型，而平面型VDMOS主要应用于高压场景。而对于低压场景来说，使用平面型的耗尽型VDMOS不仅仅增加了生产成本，而且由于平面型结构面积较大，阻碍了系统的集成化、小型化发展。因此,如何降低低压耗尽型VDMOS的生产成本,减小器件面积已成为一个急需解决的技术问题。
技术实现思路
为解决上述技术问题，本专利技术提供一种耗尽型VDMOS器件及其制造方法，从而有效降低生产成本，减小器件面积，更有利于系统的集成和小型化。本实施例提供一种耗尽型VDMOS的制造方法，包括:在外延层上生长氧化层；在所述氧化后的外延层上制作第一导电类型阱区；在所述的氧化层上通过光刻方式，形成光刻图形，沿所述光刻图形进行刻蚀，刻蚀沟槽并穿过所述第一导电类型阱区；用三氯氧磷将所述沟槽进行N型掺杂；在所述外延层上生长栅氧化层，在所述栅氧化层上生长多晶硅层，将所述沟槽上方的多晶硅层刻蚀；在所述外延层上制作第二导电类型源区；在所述外延层上生长介质层并形成接触孔和金属层。较佳地，所述氧化层的生长温度为900?1100°C，厚度为0.05?0.20um。在此范围内温度下所生长的氧化层较为均匀，利于器件的稳定性。较佳地，所述的制作第一导电类型阱区和第一导电类型源区，具体为:第一导电类型阱区注入硼离子形成P-体区；第二导电类型源区注入磷离子形成N型源区。其中，P-体区注入硼离子的剂量为1.0E13?1.0E14个/cm2，能量为80KEV?120KEV，驱入温度约为1100?1200°C，时间约为50?200min。其中，注入磷离子，剂量为1.0E15?1.0E16个/cm2，能量为80KEV?150KEV。较佳地，所述用三氯氧磷将所述沟槽进行N型掺杂时，其炉管温度为700?1000。。。较佳地，所述栅氧化层生长温度约900?1100°C，厚度为0.02?0.20um ；多晶硅层生长温度约500?700°C，厚度为0.1?0.3um。较佳地，所述的注入硼离子，剂量为1.0E13?1.0E14个/cm2，能量为80KEV?120KEV，温度为1100?1200°C，时间为50?200min ；较佳地，所述的介质层结构为不掺杂的0.2um 二氧化硅与0.8um磷硅玻璃。本专利技术还提供一种耗尽型VDMOS器件，包括:外延层，生长在所述外延层上的氧化层，在所述外延层上生成的第二导电类型源区，上述氧化层上的沟槽，栅氧化层，生长在栅氧化层上的多晶硅层，第一导电类型阱区，介质层、接触孔和金属层:所述氧化层上的沟槽是用三氯氧磷进行N型掺杂形成的。较佳地，所述氧化层厚度为0.05?0.20um，生长温度为900?1100°C。较佳地，所述的制作第一导电类型阱区和第一导电类型源区，具体为:第一导电类型阱区是注入硼离子形成的P-体区；第二导电类型源区是注入磷离子形成的N型源区。较佳地，所述沟槽内壁是用三氯氧磷在炉管温度为700?1000°C时进行N型掺杂所得到的。本专利技术提供一种耗尽型VDMOS器件及其制造方法，本方法通过用三氯氧磷对沟槽内壁进行N型掺杂从而形成沟槽型耗尽型VDM0S，有效降低生产成本，减小器件面积，更有利于系统的集成和小型化。【附图说明】图1是本专利技术第一个实施例提供的方法流程图；图2是本专利技术实施例提供的耗尽型VDMOS器件制作过程中的第一个器件剖面结构示意图；图3是本专利技术实施例提供的耗尽型VDMOS器件制作过程中的第二个器件剖面结构示意图；图4是本专利技术实施例提供的耗尽型VDMOS器件制作过程中的第三个器件剖面结构示意图；图5是本专利技术实施例提供的耗尽型VDMOS器件制作过程中的第四个器件剖面结构示意图；图6是本专利技术实施例提供的耗尽型VDMOS器件制作过程中的第五个器件剖面结构示意图；图7是本专利技术实施例提供的耗尽型VDMOS器件制作过程中的第六个器件剖面结构示意图；图8是本专利技术实施例提供的耗尽型VDMOS器件制作过程中的第七个器件剖面结构示意图；图9是本专利技术实施例提供的耗尽型VDMOS器件制作过程中的第八个器件剖面结构不意图；图10是本专利技术实施例提供的耗尽型VDMOS器件的剖面结构示意图。【具体实施方式】为了使本专利技术所解决的技术问题、技术方案以及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。图1为本专利技术实施例提供的制作耗尽型VDMOS的方法流程图，公开了一种耗尽型VDMOS器件制作的方法，包括:SlOl:在外延层上生长氧化层；S102:在所述氧化后的外延层上制作第一导电类型阱区；S103:在所述的氧化层上通过光刻方式，形成光刻图形，沿所述光刻图形进行刻蚀，刻蚀沟槽并穿过所述第一导电类型阱区；S104:用三氯氧磷将所述沟槽进行N型掺杂；S105:在所述外延层上生长栅氧化层，在所述栅氧化层上生长多晶硅层，将所述沟槽上方的多晶硅层刻蚀；S106:在所述外延层上制作第二类型导电源区；S107:在所述外延层上生长介质层并形成接触孔和金属层；该制作方法，在外延层上生长氧化层，并对氧化层进行刻蚀穿过第一导电类型阱区，并通过当前第1页1 2 本文档来自技高网...
【技术保护点】
一种耗尽型VDMOS的制造方法，其特征在于，包括：在外延层上生长氧化层；在所述氧化后的外延层上制作第一导电类型阱区；在所述的氧化层上通过光刻方式，形成光刻图形，沿所述光刻图形进行刻蚀，刻蚀沟槽并穿过所述第一导电类型阱区；用三氯氧磷将所述沟槽进行N型掺杂；在所述外延层上生长栅氧化层，在所述栅氧化层上生长多晶硅层，将所述沟槽上方的多晶硅层刻蚀；在所述外延层上制作第二导电类型源区；在所述外延层上生长介质层并形成接触孔和金属层。
【技术特征摘要】
【专利技术属性】
技术研发人员：马万里，陈兆同，赵圣哲，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。