半导体器件的输出时序控制电路及其方法技术

一种半导体装置的输出时序控制电路，可以包括：选通信号发生路径，其被配置成控制内部信号的等待时间和延迟时间，并且产生选通信号。输出时序控制电路可以包括：第一检测块，其被配置成检测选通信号与时钟信号的相位差，并且根据检测到的相位差来控制延迟时间。输出时序控制电路可以包括：第二检测块，其被配置成检测选通信号与内部信号的等待时间差，并且根据检测到的等待时间差来控制等待时间。内部信号可以根据通过选通信号发生路径而接收到的命令的预设时序来产生。

【技术实现步骤摘要】
【专利说明】相关申请的交叉引用本申请要求2014年9月5日向韩国知识产权局提交的申请号为10_2014_0118856的韩国专利申请的优先权，其全部内容通过引用并入于此。
各种实施例总体而言涉及一种半导体器件，更具体地，涉及一种。
技术介绍
半导体器件可以使用延迟锁定环(DLL)。延迟锁定环可以用于补偿选通信号和时钟信号的偏斜(skew)，选通信号用于将数据输出时序通知到数据接收器件。而且，可以使用域交叉电路(domain crossing circuit)。域交叉电路可以用于补偿由延迟锁定环引起的时钟域差。然而，在延迟锁定环的情况下，可能引起涉及电源关闭后的锁定时间的问题。电源关闭后的锁定时间可以是长的，并且待机模式中的电流消耗可以是大量的。进一步地，可能存在由于布局界限(layout margin)减小而引起的问题，布局界限减小是由于延迟锁定环和域交叉电路的电路面积的增加。
技术实现思路
在一个实施例中，半导体器件的输出时序控制电路可以包括选通(strobe)信号发生路径，其被配置成控制内部信号的等待时间(latency)和延迟时间。选通信号发生路径可以产生选通信号。输出时序控制电路可以包括第一检测块，其被配置成检测选通信号和时钟信号的相位差，并且根据检测到的相位差来控制延迟时间。输出时序控制电路可以包括第二检测块，其被配置成检测选通信号和内部信号的等待时间差，并且根据检测到的等待时间差来控制等待时间。可以根据由选通信号发生路径接收到的命令的预设时序来产生内部信号。在一个实施例中，半导体器件的输出时序控制电路可以包括选通信号发生路径，其被配置成响应于延迟控制信号而控制内部信号的相位。可以根据读取命令来产生内部信号。选通信号发生路径可以被配置成响应于读取等待时间和等待时间补偿码而控制内部信号的等待时间，并且产生选通信号。输出时序控制电路可以包括第一检测块，其被配置成检测反馈选通信号和延迟时钟信号的相位差，并且根据检测到的相位差来产生延迟控制信号。输出时序控制电路可以包括第二检测块，其被配置成检测反馈选通信号和内部信号的等待时间差，并且根据检测到的等待时间差来控制等待时间补偿码。在一个实施例中，半导体器件的输出时序控制方法可以包括检测选通信号和时钟信号的相位差。半导体器件的输出时序控制方法可以包括根据相位差来控制选通信号的相位。半导体器件的输出时序控制方法可以包括检测用于补偿内部信号和选通信号的等待时间差的等待时间补偿码。半导体器件的输出时序控制方法可以包括根据等待时间补偿码来控制读取等待时间。【附图说明】图1是图示根据一个实施例的半导体器件的输出时序控制电路的示例代表的框图。图2是图示图1中所图示的输出使能信号发生块的示例代表的电路图。图3是图示图1中所图示的第二检测块的配置的示例代表的框图。图4是图示图3中所图示的触发单元的示例代表的电路图。图5是图4中所图示的触发单元的操作时序图的示例代表。图6是用于帮助解释根据一个实施例的半导体器件的输出时序控制方法的流程图的示例代表。图7是根据一个实施例的半导体器件的输出时序控制电路的操作时序图的示例代表。图8图示使用如上关于图1至图7所讨论的根据实施例的输出时序控制方法的系统和/或包括如上关于图1至图7所讨论的、根据实施例的输出时序控制电路的系统的代表不例的框图。【具体实施方式】在下文中，将在下面通过实施例的各种示例、参考附图来描述一种。各种实施例可以针对一种半导体装置的输出时序控制电路及其方法，该输出时序控制电路能够将补偿选通的偏斜所需要的时间最小化、减少电流消耗以及减小电路面积。参考图1，根据一个实施例的半导体装置的输出时序控制电路100可以包括选通信号发生路径101、反馈路径102以及接收器103。半导体器件的输出时序控制电路100可以包括第一检测块300、第二检测块400以及控制块500。选通信号发生路径101可以被配置成控制内部信号iCAS的等待时间和延迟时间。可以根据命令CMD来产生内部信号iCAS。选通信号发生路径101可以产生选通信号DQS。命令CMD可以从输出时序控制电路或半导体装置的外部提供，或者可以在输出时序控制电路或半导体装置之内内部地产生，并且可以包括读取命令。选通信号DQS可以是用于将数据输出时序通知给接收数据的器件的信号。选通信号发生路径101可以被配置成产生选通信号DQS。选通信号DQS可以响应于内部信号iCAS、等待时间补偿码CNT以及延迟控制信号CTRL而产生。内部信号iCAS可以通过对命令CMD译码来产生。选通信号发生路径101可以包括接收器(RX) 110、命令译码器120以及输出使能信号发生块130。选通信号发生路径101可以包括逻辑门140、中继器150以及延迟时间控制块160。选通信号发生路径101可以包括多路复用块170和发送器(TX) 180。接收器110可以被配置成从输出时序控制电路100外部的器件接收命令CMD。命令译码器120可以被配置成根据延迟时钟信号CLKD来译码通过接收器110接收到的或内部产生的命令CMD，并且产生内部信号iCAS。输出使能信号发生块130可以被配置成根据读取等待时间RL、等待时间补偿码CNT以及延迟时钟信号CLKD来控制内部信号iCAS的等待时间，并且产生输出使能信号OUTENo输出使能信号发生块130可以被配置成基于延迟时钟信号CLKD、通过根据读取等待时间RL和等待时间补偿码CNT而控制的等待时间来偏移内部信号iCAS，并且将输出使能信号0UTEN输出。逻辑门140可以被配置成输出与延迟时钟信号CLKD同步的输出使能信号0UTEN。中继器150可以被配置成缓冲逻辑门140的输出，并且输出结果信号。延迟时间控制块160可以配置成根据延迟控制信号CTRL来控制已通过逻辑门140和中继器150的输出使能信号0UTEN的延迟时间，并且输出结果信号。延迟时间控制块160可以通过控制已通过逻辑门140和中继器150的输出使能信号0UTEN的延迟时间来控制输出使能信号0UTEN的相位。多路复用块170可以被配置成响应于延迟时间控制块160的输出而输出逻辑高信号或逻辑低信号，从而产生选通信号DQS。多路复用块170可以输出电源电平作为逻辑高信号(即预定电平)。多路复用块170可以输出接地电平作为逻辑低信号(即预定电平)。发送器180可以通过输出焊垫而将选通信号DQS输出至外部。第一检测块300可以被配置成检测选通信号DQS与时钟信号CLK之间的相位差tDQSCK(未示出)，并且根据检测到的相位差tDQSCK来控制选通信号发生路径101的延迟时间。选通信号DQS可以经由反馈路径102作为反馈选通信号DQS_FB而被提供至第一检测块300。时钟信号CLK可以经由接收器103作为延迟时钟信号CLKD而被提供至第一检测块 300。第一检测块300可以被配置成检测反馈选通信号DQS_FB和延迟时钟信号CLKD的相位差。第一检测块300可以被配置成产生用于根据检测到的相位差来控制选通信号发生路径的延迟时间的延迟控制信号CTRL。第一检测块300可以包括触发器(flip-flop) 310、寄存器320以及中继器330。触发器310可以被配置成基于延迟时钟信号CLKD来储存反馈选通信本文档来自技高网...

【技术保护点】
一种半导体装置的输出时序控制电路，包括：选通信号发生路径，其被配置成控制根据命令而产生的内部信号的等待时间和延迟时间，并且产生选通信号；第一检测块，其被配置成检测选通信号与时钟信号的相位差，并且根据检测到的相位差来控制延迟时间；第二检测块，其被配置成检测选通信号与内部信号的等待时间差，并且根据检测到的等待时间差来控制等待时间；以及控制块，其被配置成根据预设时序来产生命令。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李东郁，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR