半导体器件及其制造方法技术

本发明专利技术的目的在于，提供一种具备能够在抑制制造时的抗蚀剂垮塌的同时有效地缓和电场集中的终端区域的半导体器件及其制造方法。本发明专利技术的半导体器件具备：形成于由第1导电类型的宽能带隙半导体构成的半导体基板的半导体元件(110)；以及在俯视时包围半导体元件(110)而形成于半导体基板(1)的第2导电类型的多个环状区域(2)，多个环状区域(2)中的至少一个具备使该环状区域(2)的在俯视时内侧和外侧在俯视时连通的一个以上的隔开区域(5)。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及二极管、场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor(金属氧化物半导体场效应晶体管)：MOSFET)、或者绝缘栅双极型晶体管(InsulatedGateBipolarTransistor：IGBT)等具备纵型构造的半导体元件的半导体器件。
技术介绍
在半导体器件中，在被施加了电压的情况下，在作为半导体元件有源地发挥功能的活性区域中形成耗尽层，在该耗尽层的边界处发生电场集中，所以半导体器件的耐压降低。因此，通过在活性区域的外周侧设置成为与半导体层的导电类型相反的导电类型的终端区域，从而通过半导体层与终端区域之间的pn结而耗尽层变宽，电场集中被缓和，能够提高半导体器件的耐压。在以往的半导体器件中，作为提高半导体器件的耐压的终端区域的构造，广泛采用了具有包围活性区域的多个环状的注入区域的FLR(FieldLimitingRing：场限环)构造。在FLR构造中，存在如下半导体器件：随着朝向半导体器件的外周侧而逐渐增大环间隔，从而随着朝向外周侧而每单位面积的杂质浓度逐渐减少，通过有效的电场缓和而得到高的耐压(参照例如专利文献1)。专利文献1：日本特开2008-10506号公报
技术实现思路
在这样的半导体器件中，为了得到高耐压，需要将内周附近的环彼此的间隔设计得非常窄。因此，作为用于形成FLR构造的离子注入掩模，需要以亚微米～微米程度的线宽来形成包围半导体器件的活性区域的非常细长的环状的抗蚀剂。这样的线宽细的抗蚀剂常常在工艺中垮塌(以下将该现象称为“抗蚀剂垮塌”)，所以难以得到依照设计的FLR构造。另外，即使为了得到更高耐压的半导体器件而想要使FLR构造的环间隔变窄，由于抗蚀剂垮塌的问题，抗蚀剂的线宽被限制，所以存在环间隔被限制这样的问题。本专利技术是鉴于上述问题而完成的，其目的在于提供一种具备能够在抑制制造时的抗蚀剂垮塌的同时有效地缓和电场集中的终端区域的半导体器件及其制造方法。本专利技术的半导体器件具备：半导体元件，形成于由第1导电类型的宽能带隙半导体构成的半导体基板；以及第2导电类型的多个环状区域，在俯视时包围半导体元件而形成于半导体基板，多个环状区域中的至少一个具备使该环状区域的内侧和外侧在俯视时连通的一个以上的隔开区域。本专利技术的半导体器件的制造方法具备：(a)在由第1导电类型的宽能带隙半导体构成的半导体基板形成半导体元件的工序；以及(b)在半导体基板的在俯视时包围半导体元件的位置形成多个环状区域的工序，工序(b)具备：(b1)在俯视时包围半导体元件的半导体基板上，使环状的多个抗蚀剂隔开并且至少一个抗蚀剂与相邻的抗蚀剂通过预定宽度的桥连结而形成的工序；以及(b2)使用抗蚀剂对半导体基板注入离子的工序。本专利技术的半导体器件具备：半导体元件，形成于由第1导电类型的宽能带隙半导体构成的半导体基板；以及第2导电类型的多个环状区域，在俯视时包围半导体元件而形成于半导体基板，多个环状区域中的至少一个具备使该环状区域的内侧和外侧在俯视时连通的一个以上的隔开区域。因此，能够在抑制形成环状区域时的抗蚀剂垮塌的同时，有效地缓和终端区域中的电场集中。本专利技术的半导体器件的制造方法具备：(a)在由第1导电类型的宽能带隙半导体构成的半导体基板形成半导体元件的工序；以及(b)在半导体基板的在俯视时包围半导体元件的位置形成多个环状区域的工序，工序(b)具备：(b1)在俯视时包围半导体元件的半导体基板上，使环状的多个抗蚀剂隔开并且至少一个抗蚀剂与相邻的抗蚀剂通过预定宽度的桥连结而形成的工序；(b2)使用抗蚀剂对半导体基板注入离子的工序。因此，在工序(b1)、(b2)中，能够高成品率地制造抑制能够抗蚀剂垮塌、有效地缓和终端区域中的电场集中的半导体器件。本专利技术的目的、特征、方式以及优点通过以下的详细的说明和附图将更加明确。附图说明图1是示出实施方式1的半导体器件的结构的俯视图以及剖面图。图2是示出实施方式1的半导体器件的制造工序的俯视图以及剖面图。图3是示出比较例的FLR构造的俯视图。图4是示出实施方式1的FLR构造的俯视图。图5是示出比较例和实施方式1的FLR构造中的电位分布的图。图6是示出实施方式1的变形例的FLR构造的俯视图。图7是示出实施方式1的变形例的FLR构造的俯视图。图8是示出实施方式1的变形例的FLR构造的俯视图。图9是示出实施方式2的FLR构造的俯视图。图10是示出实施方式2的FLR构造的制造工序的俯视图。图11是示出实施方式2的FLR构造的俯视图。图12是示出实施方式3的FLR构造的俯视图。图13是示出实施方式3的FLR构造的制造工序的俯视图。图14是示出实施方式3的FLR构造的俯视图。图15是示出实施方式3的FLR构造的制造工序的俯视图。图16是示出前提技术的半导体器件的结构的俯视图以及剖面图。图17是示出前提技术的半导体器件的制造工序的俯视图以及剖面图。(符号说明)1：半导体层；2、20、21、2A、2B：FLR；3：金属电极；4、40、4A：抗蚀剂；5、5A：隔开区域；6、6A：桥；7、8：电场集中点；9、9B：块区域；100、101：肖特基二极管；110：活性区域；120、121：终端区域。具体实施方式<A.前提技术>首先，说明成为本专利技术的前提技术的半导体器件即肖特基二极管的结构。在以下的说明中，将第1导电类型的半导体设为n型的半导体，将第2导电类型的半导体设为p型的半导体，但不限于此，也可以将第1导电类型的半导体设为p型的半导体，将第2导电类型的半导体设为n型的半导体。另外，以下，说明将本专利技术应用于作为半导体器件的由碳化硅(SiC)构成的纵型构造的肖特基二极管的情况，但还能够用于其他半导体材料、MOSFET(MetalOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)等其他半导体器件。进而，在以下的说明中，“内侧”是指半导体器件的中央部侧即活性区域侧，“外侧”是指半导体器件的外缘侧即终端区域侧。图16是本专利技术的前置技术的肖特基二极管101的结构图。图16(a)是肖特基二极管101的俯视图，图16(b)是肖特基二极管101的剖面图。在图16(a)、(本文档来自技高网...

【技术保护点】
一种半导体器件，具备：半导体元件，形成于由第1导电类型的宽能带隙半导体构成的半导体基板(1)；以及第2导电类型的多个环状区域(2)，在俯视时包围所述半导体元件而形成于所述半导体基板(1)，所述多个环状区域(2)中的至少一个环状区域具备使该环状区域(2)的内侧和外侧在俯视时连通的一个以上的隔开区域(5)。

【技术特征摘要】
【国外来华专利技术】2013.06.27 JP 2013-1344431.一种半导体器件，具备：
半导体元件，形成于由第1导电类型的宽能带隙半导体构成的半
导体基板(1)；以及
第2导电类型的多个环状区域(2)，在俯视时包围所述半导体
元件而形成于所述半导体基板(1)，
所述多个环状区域(2)中的至少一个环状区域具备使该环状区
域(2)的内侧和外侧在俯视时连通的一个以上的隔开区域(5)。
2.根据权利要求1所述的半导体器件，其中，
在彼此相邻的所述环状区域(2)的各个环状区域中形成有所述
隔开区域(5)的情况下，所述环状区域(2)的延伸方向上的所述隔
开区域(5)的位置在两者中不重叠。
3.根据权利要求1或者2所述的半导体器件，其中，
所述隔开区域(5)的宽度从所述环状区域(2)的内周侧向外周
侧变大。
4.根据权利要求3所述的半导体器件，其中，
所述隔开区域(5)在所述环状区域(2)的内周侧具有固定宽度
的区域。
5.根据权利要求3所述的半导体器件，其中，
所述隔开区域(5)的宽度从所述环状区域(2)的内周侧向外周
侧阶梯状地变大。
6.根据权利要求3所述的半导体器件，其中，
所述隔开区域(5)的宽度的增加量从所述环状区域(...

【专利技术属性】
技术研发人员：海老原洪平，三浦成久，浜田宪治，大久野幸史，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP