栅极驱动电路和使用栅极驱动电路的显示器制造技术

一种栅极驱动电路，其包含数个GOA电路单元。每一级GOA电路单元包含输入控制模块、输出控制模块和下拉模块。所述下拉模块包含第一晶体管、第二晶体管、第三晶体管和电阻。本发明专利技术的栅极驱动电路的每一级GOA电路单元使用数量较少的晶体管和电容，因此具有便于窄边框显示器设计的有益效果。另外，GOA电路单元的下拉模块省略电容，因此可以减少因对该电容充电而产生的功耗，具有减少整体GOA电路功耗的有益效果。

【技术实现步骤摘要】

本专利技术是有关于一种显示器，尤指一种使用栅极驱动(Gatedriveronarray，GOA)电路的显示器。
技术介绍
GOA电路是利用薄膜晶体管液晶显示器Array制程将栅极驱动器制作在具有薄膜晶体管(Thinfilmtransistor，TFT)阵列的玻璃基板上，以实现逐行扫描的驱动方式。GOA电路包含数个GOA电路单元，每一GOA电路单元由数个晶体管和数个电容构成。由于GOA电路直接形成玻璃基板的侧边上，因此每一GOA电路单元的晶体管和电容的数量越少，GOA电路占用的玻璃基板面积就越少。如此一来，使用较少晶体管和电容的GOA电路单元将有利于窄边化的显示面板。因此如何制造一种使用较少晶体管和电容的GOA电路单元的栅极驱动电路是业界努力的目标。
技术实现思路
有鉴于此，本专利技术的目的是提供一种栅极驱动电路和使用栅极驱动电路的显示器，以解决现有技术的问题。本专利技术的技术方案提供一种栅极驱动电路，其包含数个GOA电路单元。数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、后一级GOA电路单元输出的扫描信号、第一时钟信号、第二时钟信号、以及第三时钟信号，在输出端输出扫描信号。每一级GOA电路单元包含输入控制模块、输出控制模块和下拉模块。所述输入控制模块用来依据所述第一时钟信号和所述第三时钟信号，在控制节点输出控制信号。所述输出控制模块电性连接于所述控制节点，用来依据所述控制信号和所述第二时钟信号，在所述输出端输出所述扫描信号。所述下拉模块电性连接所述输出控制模块，用来将所述扫描信号下拉至低电平。所述下拉模块包含第一晶体管、第二晶体管、第三晶体管和电阻。所述第一晶体管的栅极电性连接所述控制节点，其漏极电性连接下拉驱动节点，其源极电性连接第一固定电压。所述第二晶体管的栅极电性连接所述下拉驱动节点，其漏极电性连接所述输出端，其源极电性连接所述第一固定电压。所述第三晶体管的栅极电性连接所述下拉驱动节点，其源极电性连接所述第一固定电压。所述电阻的两端分别电性连接第二固定电压和所述下拉驱动节点。根据本专利技术的实施例，所述输入控制模块包含第四晶体管和第五晶体管。所述第四晶体管的栅极电性连接所述第一时钟信号，其漏极电性连接所述前一级GOA电路单元输出的扫描信号，其源极电性连接所述控制节点。所述第五晶体管的栅极电性连接所述第三时钟信号，其漏极电性连接所述控制节点，其源极电性连接所述后一级GOA电路单元输出的扫描信号。根据本专利技术的实施例，所述输出控制模块包含第六晶体管、第七晶体管和电容。所述第六晶体管的栅极电性连接所述第二固定电压，其漏极电性连接所述控制节点，其源极电性连接所述第三晶体管的漏极。所述第七晶体管的栅极电性连接所述第六晶体管的源极，其漏极电性连接所述第二时钟信号，其源极电性连接所述输出端。所述电容的两端分别连接所述第七晶体管的源极和栅极。根据本专利技术的实施例，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的脉冲是依序轮流输出，且互不重叠。根据本专利技术的实施例，所述第一固定电压为低电平，所述第二固定电压为高电平。本专利技术的技术方案还提供一种显示器，其包含源极驱动器以及栅极驱动电路。所述源极驱动器用来输出数据信号至数个像素单元使其显示灰阶，所述栅极驱动电路包含数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接。每一级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、后一级GOA电路单元输出的扫描信号、第一时钟信号、第二时钟信号、以及第三时钟信号，在输出端输出扫描信号。每一级GOA电路单元包含输入控制模块、输出控制模块和下拉模块。所述输入控制模块用来依据所述第一时钟信号和所述第三时钟信号，在控制节点输出控制信号。所述输出控制模块电性连接于所述控制节点，用来依据所述控制信号和所述第二时钟信号，在所述输出端输出所述扫描信号。所述下拉模块电性连接所述输出控制模块，用来将所述扫描信号下拉至低电平。所述下拉模块包含第一晶体管、第二晶体管、第三晶体管和电阻。所述第一晶体管的栅极电性连接所述控制节点，其漏极电性连接下拉驱动节点，其源极电性连接第一固定电压。所述第二晶体管的栅极电性连接所述下拉驱动节点，其漏极电性连接所述输出端，其源极电性连接所述第一固定电压。所述第三晶体管的栅极电性连接所述下拉驱动节点，其源极电性连接所述第一固定电压。所述电阻的两端分别电性连接第二固定电压和所述下拉驱动节点。根据本专利技术的实施例，所述输入控制模块包含第四晶体管和第五晶体管。所述第四晶体管的栅极电性连接所述第一时钟信号，其漏极电性连接所述前一级GOA电路单元输出的扫描信号，其源极电性连接所述控制节点。所述第五晶体管的栅极电性连接所述第三时钟信号，其漏极电性连接所述控制节点，其源极电性连接所述后一级GOA电路单元输出的扫描信号。根据本专利技术的实施例，所述输出控制模块包含第六晶体管、第七晶体管和电容。所述第六晶体管的栅极电性连接所述第二固定电压，其漏极电性连接所述控制节点，其源极电性连接所述第三晶体管的漏极。所述第七晶体管的栅极电性连接所述第六晶体管的源极，其漏极电性连接所述第二时钟信号，其源极电性连接所述输出端。所述电容的两端分别连接所述第七晶体管的源极和栅极。根据本专利技术的实施例，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的脉冲是依序轮流输出，且互不重叠。根据本专利技术的实施例，所述第一固定电压为低电平，所述第二固定电压为高电平。相较于现有技术，本专利技术的栅极驱动电路的每一级GOA电路单元使用数量较少的晶体管和电容，因此具有便于窄边框显示器设计的有益效果。另外，GOA电路单元的下拉模块省略电容，因此可以减少因对该电容充电而产生的功耗，具有减少整体GOA电路功耗的有益效果。为了能更进一步了解本专利技术的特征以及
技术实现思路
，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图说明图1是本专利技术的显示器的功能方块图。图2是本专利技术一实施例的栅极驱动电路的GOA电路单元的电路图。图3是图2所示各种输入信号、输出信号和节点电压在正向扫描时的时序图。图4是图2所示各种输入信号、输出信号和节点电压在反向扫描时的时序图。具体实施方式请参阅图1，图1是本专利技术的显示器10的功能方块图。显示器10可以是液晶显本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其包含：数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、后一级GOA电路单元输出的扫描信号、第一时钟信号、第二时钟信号及第三时钟信号，在输出端输出扫描信号，其特征在于，每一级GOA电路单元包含：输入控制模块，用来依据所述第一时钟信号和所述第三时钟信号，在控制节点输出控制信号；输出控制模块，电性连接于所述控制节点，用来依据所述控制信号和所述第二时钟信号，在所述输出端输出所述扫描信号；及下拉模块，电性连接所述输出控制模块，用来将所述扫描信号下拉至低电平，其包含：第一晶体管，其栅极电性连接所述控制节点，其漏极电性连接下拉驱动节点，其源极电性连接第一固定电压；第二晶体管，其栅极电性连接所述下拉驱动节点，其漏极电性连接所述输出端，其源极电性连接所述第一固定电压；第三晶体管，其栅极电性连接所述下拉驱动节点，其源极电性连接所述第一固定电压；及电阻，其两端分别电性连接第二固定电压和所述下拉驱动节点。

【技术特征摘要】
1.一种栅极驱动电路，其包含：
数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接，每一
级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、后一级
GOA电路单元输出的扫描信号、第一时钟信号、第二时钟信号及第三时钟信
号，在输出端输出扫描信号，其特征在于，每一级GOA电路单元包含：
输入控制模块，用来依据所述第一时钟信号和所述第三时钟信号，在
控制节点输出控制信号；
输出控制模块，电性连接于所述控制节点，用来依据所述控制信号和
所述第二时钟信号，在所述输出端输出所述扫描信号；及
下拉模块，电性连接所述输出控制模块，用来将所述扫描信号下拉至
低电平，其包含：
第一晶体管，其栅极电性连接所述控制节点，其漏极电性连接下拉
驱动节点，其源极电性连接第一固定电压；
第二晶体管，其栅极电性连接所述下拉驱动节点，其漏极电性连接
所述输出端，其源极电性连接所述第一固定电压；
第三晶体管，其栅极电性连接所述下拉驱动节点，其源极电性连接
所述第一固定电压；及
电阻，其两端分别电性连接第二固定电压和所述下拉驱动节点。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述输入控制模块
包含：
第四晶体管，其栅极电性连接所述第一时钟信号，其漏极电性连接所述前

\t一级GOA电路单元输出的扫描信号，其源极电性连接所述控制节点；
第五晶体管，其栅极电性连接所述第三时钟信号，其漏极电性连接所述控
制节点，其源极电性连接所述后一级GOA电路单元输出的扫描信号。
3.如权利要求2所述的栅极驱动电路，其特征在于，所述输出控制模块
包含：
第六晶体管，其栅极电性连接所述第二固定电压，其漏极电性连接所述控
制节点，其源极电性连接所述第三晶体管的漏极；
第七晶体管，其栅极电性连接所述第六晶体管的源极，其漏极电性连接所
述第二时钟信号，其源极电性连接所述输出端；及
电容，其两端分别连接所述第七晶体管的源极和栅极。
4.如权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号、
所述第二时钟信号和所述第三时钟信号的脉冲是依序轮流输出，且互不重叠。
5.如权利要求1所述的栅极驱动电路，其特征在于，所述第一固定电压
为低电平，所述第二固定电压为高电平。
6.一种显示器，其包含源极驱动...

【专利技术属性】
技术研发人员：李亚锋，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42