带隙基准源电路制造技术

本发明专利技术公开了一种带隙基准源电路，第一双极型晶体管连接在第一镜像电路支路的输出节点和地之间；第二双极型晶体管通过第一电阻和第二镜像电路支路的输出节点相连，第三电阻连接于第三镜像电流支路的输出节点和地之间，第三镜像电流支路的输出节点作为基准电压的输出端；第三镜像电流支路的输出节点和地之间具有输出电容；第一NMOS管的栅极连接第二镜像电路的输出节点，源极接电源电压，漏极连接第三镜像电流支路的输出节点；在上电时利用第一双极型晶体管的基射极电压使第一NMOS管打开实现对输出电容充电，当基准电压的输出端电压升高后第一NMOS管会自动关闭。本发明专利技术能够加快电路启动速度且不增加额外功耗。

【技术实现步骤摘要】
带隙基准源电路
本专利技术涉及一种半导体集成电路制造，特别是涉及一种带隙基准源电路。
技术介绍
如图1所示，是现有带隙基准源电路图；包括由三个镜像电流支路，分别由PMOS管M1、M2和M3组成，输出电流分别为I1、I2和I3；呈二极管连接结构的PNP管Q1和Q2，运算放大器(OPA)1,电阻R0、R1和R2。由PMOS管M3的漏极为基准电压的输出端OUT，电容C0为输出电容。在上电过程中，电容C0需要充电到所需的基准电压值，这时输出端OUT才能实现正常的基准电压输出即实现启动；而现有结构中，I3具有较小值，电容C0充电的时间较慢，从而使得电路的启动速度慢。
技术实现思路
本专利技术所要解决的技术问题是提供一种带隙基准源电路，能提高电路的启动速度。为解决上述技术问题，本专利技术提供的带隙基准源电路包括：三个镜像电流支路、三个电阻、两个双极型晶体管和一个运算放大器。所述三个镜像电流支路的电流大小成比例关系。第一双极型晶体管和第二双极型晶体管的类型相同且所述第二双极型晶体管的发射极面积为所述第一双极型晶体管的发射极面积的N倍，N大于1；所述第一双极型晶体管的基极和集电极连接在一起呈二极管结构，所述第二双极型晶体管的基极和集电极连接在一起呈二极管结构。所述第一双极型晶体管连接在所述第一镜像电路支路的输出节点和地之间。第一电阻的第一端和所述第二镜像电路支路的输出节点相连，所述第二双极型晶体管连接在所述第一电阻和地之间。第二电阻连接在所述第一电阻的第一端和地之间。第三电阻连接于第三镜像电流支路的输出节点和地之间。所述第一镜像电流支路的输出节点连接所述运算放大器的第一输入端，所述第二镜像电流支路的输出节点连接所述运算放大器的第二输入端，所述运算放大器的输出端控制所述三个镜像电流支路的大小；所述第三镜像电流支路的输出节点作为基准电压的输出端；所述第三镜像电流支路的输出节点和地之间具有输出电容。第一NMOS管的栅极连接所述第二镜像电路的输出节点，所述第一NMOS管的源极接电源电压，所述第一NMOS管的漏极连接所述第三镜像电流支路的输出节点；在上电时利用所述第一双极型晶体管的基射极电压使所述第一NMOS管打开实现对所述输出电容充电，当所述基准电压的输出端电压升高大于所述第一双极型晶体管的基射极电压和所述第一NMOS管的阈值电压差时所述第一NMOS管自动关闭。进一步的改进是，所述第一镜像电流支路由第一PMOS管组成，所述第二镜像电流支路由第二PMOS管组成，所述第三镜像电流支路由第三PMOS管组成；所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极都接工作电压，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的栅极都接所述运算放大器的输出端，所述第一PMOS管的漏极为所述第一镜像电流支路的输出节点，所述第二PMOS管的漏极为所述第二镜像电流支路的输出节点，所述第三PMOS管的漏极为所述第三镜像电流支路的输出节点。进一步的改进是，所述第一双极型晶体管和所述第二双极型晶体管都为PNP管。进一步的改进是，所述第一双极型晶体管和所述第二双极型晶体管都为NPN管。本专利技术通过设置第一NMOS管，利用第一双极型晶体管的基射极电压对第一NMOS管的栅极进行控制，能够在上电过程中使第一NMOS管打开从而实现对输出电容的充电，从而能提高对输出电容的充电速度，实现快速充电，从而能加快电路启动速度。而当所述基准电压的输出端电压升高大于第一双极型晶体管的基射极电压和第一NMOS管的阈值电压差时第一NMOS管自动关闭，这时，加入的第一NMOS管并不会对电路的其它部分造成任何影响，不会增加额外的功耗。所以本专利技术能够实现不增加额外功耗的情况下加快启动速度。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明:图1是现有带隙基准源电路图；图2是本专利技术实施例带隙基准源电路图。具体实施方式如图2所示，是本专利技术实施例带隙基准源电路图；本专利技术实施例带隙基准源电路包括：三个镜像电流支路、三个电阻、两个双极型晶体管和一个运算放大器1。所述三个镜像电流支路的电流分别为I1、I2和I3，三者大小成比例关系。第一双极型晶体管Q1和第二双极型晶体管Q2的类型相同且所述第二双极型晶体管Q2的发射极面积为所述第一双极型晶体管Q1的发射极面积的N倍，N大于1；所述第一双极型晶体管Q1的基极和集电极连接在一起呈二极管结构，所述第二双极型晶体管Q2的基极和集电极连接在一起呈二极管结构。本专利技术实施例中，所述第一双极型晶体管Q1和所述第二双极型晶体管Q2都为PNP管；在其它实施例中，所述第一双极型晶体管Q1和所述第二双极型晶体管Q2也能都为NPN管。所述第一双极型晶体管Q1连接在所述第一镜像电路支路的输出节点即节点A和地GND之间。本专利技术实施例中，PNP管Q1的发射极接节点A、集电极和基极接地GND。第一电阻R0的第一端和所述第二镜像电路支路的输出节点即节点B相连，所述第二双极型晶体管Q2连接在所述第一电阻R0和地GND之间。本专利技术实施例中，PNP管Q2的发射极接所述第一电阻R0的第二段、集电极和基极接地GND。第二电阻R1连接在所述第一电阻R0的第一端和地GND之间。第三电阻R2连接于第三镜像电流支路的输出节点和地GND之间。所述第一镜像电流支路的输出节点连接所述运算放大器1的第一输入端，所述第二镜像电流支路的输出节点连接所述运算放大器1的第二输入端，所述运算放大器1的输出端控制所述三个镜像电流支路的大小；本专利技术实施例中，所述运算放大器1的第一输入端为反相输入端，第二输入端为正相输入端；在其它实例例中也能二者对调。所述第三镜像电流支路的输出节点作为基准电压的输出端OUT；所述第三镜像电流支路的输出节点和地GND之间具有输出电容C0。第一NMOS管M4的栅极连接所述第二镜像电路的输出节点，所述第一NMOS管M4的源极接电源电压VDD，所述第一NMOS管M4的漏极连接所述第三镜像电流支路的输出节点OUT。在上电时利用所述第一双极型晶体管Q1的基射极电压使所述第一NMOS管M4打开实现对所述输出电容C0充电，这样能提高上电过程中对所述输出电容C0充电的电流，从而能提高电路的开启速度；当所述基准电压的输出端OUT电压升高大于所述第一双极型晶体管Q1的基射极电压和所述第一NMOS管M4的阈值电压差时所述第一NMOS管M4自动关闭；和图1相比，当所述第一NMOS管M4关闭后，本专利技术实施例的电路和图1的现有电路完全相同，所以不会影响到原电路的工作，也不会带来额外的功耗。本专利技术实施例中，所述第一镜像电流支路由第一PMOS管M1组成，所述第二镜像电流支路由第二PMOS管M2组成，所述第三镜像电流支路由第三PMOS管M3组成；所述第一PMOS管M1、所述第二PMOS管M2和所述第三PMOS管M3的源极都接工作电压，所述第一PMOS管M1、所述第二PMOS管M2和所述第三PMOS管M3的栅极都接所述运算放大器1的输出端，所述第一PMOS管M1的漏极为所述第一镜像电流支路的输出节点，所述第二PMOS管M2的漏极为所述第二镜像电流支路的输出节点，所述第三PMOS管M3的漏极为所述第三镜像电流支路的输出节点。在其他实施例中，三支镜像电流支路也能采用其他替代结构。通过对图1所示的现有电路本文档来自技高网...

【技术保护点】
一种带隙基准源电路,其特征在于,包括：三个镜像电流支路、三个电阻、两个双极型晶体管和一个运算放大器；所述三个镜像电流支路的电流大小成比例关系；第一双极型晶体管和第二双极型晶体管的类型相同且所述第二双极型晶体管的发射极面积为所述第一双极型晶体管的发射极面积的N倍，N大于1；所述第一双极型晶体管的基极和集电极连接在一起呈二极管结构，所述第二双极型晶体管的基极和集电极连接在一起呈二极管结构；所述第一双极型晶体管连接在所述第一镜像电路支路的输出节点和地之间；第一电阻的第一端和所述第二镜像电路支路的输出节点相连，所述第二双极型晶体管连接在所述第一电阻和地之间；第二电阻连接在所述第一电阻的第一端和地之间；第三电阻连接于第三镜像电流支路的输出节点和地之间；所述第一镜像电流支路的输出节点连接所述运算放大器的第一输入端，所述第二镜像电流支路的输出节点连接所述运算放大器的第二输入端，所述运算放大器的输出端控制所述三个镜像电流支路的大小；所述第三镜像电流支路的输出节点作为基准电压的输出端；所述第三镜像电流支路的输出节点和地之间具有输出电容；第一NMOS管的栅极连接所述第二镜像电路的输出节点，所述第一NMOS管的源极接电源电压，所述第一NMOS管的漏极连接所述第三镜像电流支路的输出节点；在上电时利用所述第一双极型晶体管的基射极电压使所述第一NMOS管打开实现对所述输出电容充电，当所述基准电压的输出端电压升高大于所述第一双极型晶体管的基射极电压和所述第一NMOS管的阈值电压差时所述第一NMOS管自动关闭。...

【技术特征摘要】
1.一种带隙基准源电路,其特征在于,包括：三个镜像电流支路、三个电阻、两个双极型晶体管和一个运算放大器；所述三个镜像电流支路的电流大小成比例关系；第一双极型晶体管和第二双极型晶体管的类型相同且所述第二双极型晶体管的发射极面积为所述第一双极型晶体管的发射极面积的N倍，N大于1；所述第一双极型晶体管的基极和集电极连接在一起呈二极管结构，所述第二双极型晶体管的基极和集电极连接在一起呈二极管结构；所述第一双极型晶体管连接在第一镜像电流支路的输出节点和地之间；第一电阻的第一端和第二镜像电流支路的输出节点相连，所述第二双极型晶体管连接在所述第一电阻的第二端和地之间；第二电阻连接在所述第一电阻的第一端和地之间；第三电阻连接于第三镜像电流支路的输出节点和地之间；所述第一镜像电流支路的输出节点连接所述运算放大器的第一输入端，所述第二镜像电流支路的输出节点连接所述运算放大器的第二输入端，所述运算放大器的输出端控制所述三个镜像电流支路的电流大小；所述第三镜像电流支路的输出节点作为基准电压的输出端；所述第三镜像电流支路的输出节点和地之间具有输出电容；第一NMOS管的栅极连接所述第二镜像电流支路的输出节点，所述第一NMOS管的漏...

【专利技术属性】
技术研发人员：邵博闻，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31