在所述示例中，一种双极晶体管(100)包括：具有半导体表面(106)的衬底(105)；以及第一沟槽封装件和第二沟槽封装件(121，122)，这两个沟槽封装件均至少内衬有电介质，所述电介质从所述半导体表面(106)的顶侧(106a)向下延伸至沟槽深度。所述第一沟槽封装件(121)限定内封闭区。基极(140)和在所述基极(140)中形成的发射极(150)在所述内封闭区之内。埋层(126)在所述沟槽深度之下，包括在所述基极(140)下方。沉块扩散区(115)包括在所述第一沟槽封装件和第二沟槽封装件(121，122)之间的从所述半导体表面(106)的所述顶侧(106a)延伸到所述埋层的第一部分(115a)，和在所述内封闭区之内的第二部分(115b)。所述第二部分(115b)不延伸至所述半导体表面(106)的所述顶侧(106a)。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术整体涉及集成电路，并且具体涉及在沟槽下方具有沉块(sinker)扩散区的双极晶体管。
技术介绍
双极结晶体管为由一对P-N结形成的有源半导体器件，所述结包括发射极-基极结和集电极-基极结。NPN双极结晶体管具有薄的P型材料区，其在提供发射极区和集电极区的两个N型材料区之间提供基极区。PNP双极结晶体管具有薄的N型材料区，其在提供发射极区和集电极区的两个P型材料区之间提供基极区。通过在发射极-基极结两端施加的电压控制电荷载流子的运动，该运动在集电极区和发射极区之间产生电流。对于其它器件的静电放电(ESD)保护，常规的垂直NPN双极器件通常包括η-埋层(NBL)，该η-埋层(NBL)与Ν+沉块扩散区一起作为每个器件带中的集电极，其提供低电阻路径以将ESD冲击感生电流导回至衬底的顶部表面(例如，顶部硅表面)。当形成Ν+沉块时，离子植入物之后是掺杂剂的热扩散，以达到几微米的深度，从而提供到NBL的低电阻连接。由于Ν+沉块的大的横向扩散，器件间距局限于大的尺寸，这消耗集成电路(1C)裸片上的较大面积。
技术实现思路
在所描述的示例中，一种双极晶体管包括:具有半导体表面的衬底；以及第一沟槽封装件和第二沟槽封装件，所述第一沟槽封装件和所述第二沟槽封装件均至少内衬有电介质，所述电介质从所述半导体表面的顶侧向下延伸至沟槽深度。所述第一沟槽封装件限定内封闭区。基极和形成于所述基极中的发射极在所述内封闭区之内。埋层在所述沟槽深度下面，包括在所述基极下方。沉块扩散区包括在所述第一沟槽封装件和所述第二沟槽封装件之间的从所述半导体表面的所述顶侧延伸到所述埋层的第一部分，和在所述内封闭区之内的第二部分。所述第二部分不延伸至所述半导体表面的所述顶侧。【附图说明】图1为根据一个示例性实施例的示例性垂直双极晶体管的剖面图，该垂直双极晶体管具有在第一沟槽封装件和第二沟槽封装件周围向上扩散的沉块扩散区，其限制沉块的横向扩散以构建垂直双极晶体管的集电极。图2为根据一个示例性实施例的示例性垂直双极晶体管的剖面图，该垂直双极晶体管具有在第一沟槽封装件和第二沟槽封装件周围向上扩散的沉块扩散区，其限制沉块的横向扩散以构建垂直双极晶体管的集电极，以及第三沟槽封装件，该第三沟槽封装件迫使由ESD事件触发的击穿二极管从垂直双极晶体管的有源区横向移开(并且因此分离)。图3为根据一个示例性实施例的ESD保护集成电路(1C)的框图，在所述ESD保护的集成电路中，可结合所公开的垂直双极晶体管以保护1C的一个或更多个端子。图4A为当接收模拟ESD冲击时，从NPN垂直双极晶体管的发射极(E)到集电极(C)的电流的图表，其中所述NPN垂直双极晶体管具有常规的较少沟槽N+沉块扩散区作为集电极，其中所示的线描绘ESD感生电流。图4B为从图2的NPN垂直双极晶体管的发射极(E)到集电极(C)的电流的图表，其中所述电流限定沉块的横向扩散以提供垂直双极晶体管的集电极，以及第三沟槽封装件。【具体实施方式】在所描述的示例中，垂直双极晶体管包括在一对第一沟槽封装件和第二沟槽封装件周围向上扩散的沉块扩散区，其限定沉块的横向扩散以提供垂直双极晶体管的集电极。该公开的对沉块横向扩散的限制显著减小了沉块扩散区的横向尺寸并且因此减小晶体管占用面积(footprint)。另一个沟槽封装件可被添加在所述沟槽封装件对之外。以这种方式，对于静电放电(ESD)保护应用，由ESD事件触发的击穿二极管从垂直双极晶体管的有源区横向移开并且因此与其分开。额外沟槽封装件的添加使得能够更好地控制ESD感生电流，并且其迫使所得的热点距衬底的顶部表面更深。这增大在极端ESD事件(诸如IEC(例如，IEC61000-4-2标准))脉冲下的强健性。图1为根据一个示例性实施例的示例性NPN垂直双极晶体管100的剖面图，该垂直双极晶体管100具有在第一沟槽封装件121和第二沟槽封装件122的周围向上扩散的N+沉块扩散区115，其限制N+沉块扩散区115的横向扩散以构建垂直双极晶体管的集电极。虽然所公开的垂直双极晶体管被一般描述为NPN，但能够通过在其它微小设计修改的情况下倒换掺杂类型而形成PNP双极晶体管。另外，虽然为简单起见而一般示出为单个双极器件，但相对于单个大面积双极晶体管来说，所公开的双极晶体管的阵列亦可用于实践ESD保护应用。例如，所公开的集电极通向周边器件，因为集电极是在一对沟槽封装件周围向上扩散形成的。因此，单个NPN双极单元电池的缩放的效率通常有限，因为N+沉块扩散区115或η-埋层(NBL)126的电阻最终将限制电流处理能力。单元双极电池的阵列一般将有利于电流处理能力，但由于Ν+沉块扩散区和沟槽封装件消耗而具有一些面积损失。第一沟槽封装件121和第二沟槽封装件122至少内衬有电介质，并且从被示为Ρ-衬底105的衬底的半导体表面106的顶侧106a向下延伸。衬底105和/或半导体表面106能够包含硅、硅锗(SiGe)或其它半导体材料。一种特定布置为硅衬底上的SiGe半导体表面。例如，第一沟槽封装件121和第二沟槽封装件122可包括浅沟槽隔离(STI)或其它合适的电介质隔离结构。第一沟槽封装件121限定内封闭区。第一沟槽封装件121和第二沟槽封装件122的沟槽深度通常均在0.5μπι至8μπι的范围内。第一沟槽封装件121和第二沟槽封装件122能够用电介质(诸如氧化硅、氮化硅或氧氮化硅)填充，或者用电介质做内衬然后用另一种材料(诸如多晶硅)填充。一种示例性的沟槽方法包括形成图案并且然后在硬掩膜中蚀刻孔眼(诸如氧化垫、加上氮化硅或较厚的层，如果需要的话)，干蚀刻以切割沟槽，以及热衬垫氧化以形成第一电介质层。沉积的氧化物能够进一步填充沟槽，并且沉积的多晶硅(掺杂或非掺杂的)也能用于填充电介质内衬的沟槽。垂直双极晶体管100包括基极140和在该基极中形成的发射极150。虽然示出单个发射极150，但所公开的双极晶体管能够具有多个发射极。发射极150能够包含磷、砷或锑。NBL 126在沟槽深度下方，包括在基极140下方。NBL 126通常包含磷，但也可包含其它η型掺杂剂。对Ρ+区148示出触点158以用于接触基极140。对Ρ+区146示出触点154以用于接触半导体表面106和衬底105。对发射极150示出触点156。还对Ν+沉块扩散区115的顶侧表面示出触点160。电介质层167横向于半导体表面106的顶侧106a上的相应触点。N+沉块扩散区115包括在第一沟槽封装件121和第二沟槽封装件122之间的从半导体表面106的顶侧106a延伸至NBL 126的第一部分115a，和在由第一沟槽封装件121限定的封闭区之内的第二部分115b。第二部分115b不延伸至半导体表面106的顶侧106a。这对沟槽封装件121和122限定N+沉块扩散区115，致使其以一维(1D)方式扩散，这样允许其相较于以2维(2D)扩散而在相同的热循环内变得更深。晶体管100使用通过N+沉块扩散区115 (其在沟槽封装件121和122之间)的电流，以将电流导回至半导体表面106的顶侧106a。由于该垂直的体系结构，在基极-集电极结处的“热点”在半导体表面106或衬底105(例如，硅)之内较深，导致全4JT球面度立体角以驱散热，从本文档来自技高网...
【技术保护点】
一种双极晶体管，包括：具有半导体表面的衬底；第一沟槽封装件和在所述第一沟槽封装件外面的第二沟槽封装件，所述第一沟槽封装件和所述第二沟槽封装件均至少内衬有电介质，所述电介质从所述半导体表面的顶侧向下延伸至沟槽深度，所述第一沟槽封装件限定内封闭区；在所述内封闭区之内的基极和形成于所述基极中的发射极；在所述沟槽深度下面的埋层，包括在所述基极下方；以及沉块扩散区，所述沉块扩散区包括：在所述第一沟槽封装件和所述第二沟槽封装件之间的从所述半导体表面的所述顶侧延伸到所述埋层的第一部分，和在所述内封闭区之内的第二部分，其中所述第二部分不延伸至所述半导体表面的所述顶侧。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：H·L·爱德华兹，A·A·萨尔曼，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。