适用于TFT-LCD驱动电路的单级运算放大器制造技术

本发明专利技术涉及大规模集成电路，为在同等芯片面积条件下提高放大器的增益和PSRR，并具有更低的功耗和更好容性负载驱动能力。本发明专利技术采取的技术方案是，适用于TFT-LCD驱动电路的单级运算放大器,由Recycling folded cascode放大级、输出电阻增强环路、跨导增强环路和PSRR增强输出级组成，由Recycling folded cascode放大级输入差模信号Vin-和Vin+，经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过PSRR增强输出级到输出端Vout。本发明专利技术主要应用于大规模集成电路的设计制造。

【技术实现步骤摘要】

本专利技术涉及大规模集成电路，低压低功耗电路，TFT-LCD驱动电路，PSRR，运算放大器，具体讲，涉及适用于TFT-LCD驱动电路的PSRR增强型单级运算放大器。
技术介绍
低压低功耗高增益运算放大器始终是低功耗模拟电路很活跃的研究领域。许多高增益运算放大器的电源抑制比(PSRR)增强技术可以广泛应用于便携式电子设备，例如：TFT-LCD驱动、电源管理等设备中。由于高增益放大器在放大信号的同时容易导致共模信号的增强，和对电源纹波抑制能力下降，从而导致高性能放大器的仿真和测试性能漂移。在提高放大器的增益和带宽的同时，最好也能够提高放大器的PSRR和共模抑制比(CMRR),这是目前面临的问题。
技术实现思路
本专利技术意在弥补现有技术的不足，在同等芯片面积条件下提高放大器的增益和PSRR，并具有更低的功耗和更好容性负载驱动能力。本专利技术采取的技术方案是，适用于TFT-LCD驱动电路的单级运算放大器,由Recyclingfoldedcascode放大级、输出电阻增强环路、跨导增强环路和PSRR增强输出级组成，由Recyclingfoldedcascode放大级输入差模信号Vin-和Vin+，经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过PSRR增强输出级到输出端Vout。Recyclingfoldedcascode放大级包括输入跨导增强级gm1和cascode电流镜；输出电阻增强环路包括晶体管Ma1-Ma8；跨导增强环路包括晶体管Mb1-Mb8；PSRR增强输出级包括晶体管M5-M10。Recyclingfoldedcascode放大级由PMOS晶体管M1a、M1b、M2a、M2b、M5、M6、M7、M8、M9、M10和NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成；输入跨导增强级gm1由PMOS晶体管M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7和NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8组成；cascode电流镜由NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成。具体的电路如下：所述的放大器由第一至第二十一PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10以及第一至第十四NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、M4b共35个MOS晶体管构成；其中：第一至第三、第十六、第十七PMOS晶体管M0a、M0b、M0c、M5、M6的源极共同接供电电源VDD；所有PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD；除了第九至第十NMOS晶体管M11、M12外，所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、M3b、M4a、M4b的源极共同接地GND；所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、M4b的衬底共同接地GND；第一至第三PMOS晶体管M0a、M0b、M0c的栅极接第一偏置电压Vb1；第一PMOS晶体管M0a的漏极接第四至第七PMOS晶体管M1a、M1b、M2a、M2b的源极；第四至第五PMOS晶体管M1a、M1b的栅极接输入端Vp；第六至第七PMOS晶体管M2a、M2b的栅极接输入端Vn；第四、第二十PMOS晶体管M1a、M9的漏极共同接第十一NMOS晶体管M3a的漏极；第六、第二十一PMOS晶体管M2a、M10的漏极共同接第十三NMOS晶体管M4a的漏极；第十一至第十二NMOS晶体管M3a、M3b的栅极共同接第九NMOS晶体管M11的漏极；第十三至第十四NMOS晶体管M4a、M4b的栅极共同接第十NMOS晶体管M12的漏极；第九NMOS晶体管M11的源极接第十二NMOS晶体管M3b的漏极；第十NMOS晶体管M12的漏极接第十四NMOS晶体管M4b的栅极；第九、第十NMOS晶体管M11、M12和第二十、第二十一PMOS晶体管M9、M10的栅极共同接第三偏置电压Vb3；第二十PMOS晶体管M9的源极和第十八PMOS晶体管M7的漏极共同接第十六、第十七PMOS晶体管M5、M6的栅极；第二十一PMOS晶体管M10的源极和第十九PMOS晶体管M8的漏极共同接输出端Vout；第十八PMOS晶体管M7的栅极接第二十一PMOS晶体管M10的漏极；第十九PMOS晶体管M8的栅极共同接第二十PMOS晶体管M9的漏极；第十八PMOS晶体管M7的源极接第十六PMOS晶体管M5的漏极；第十九PMOS晶体管M8的源极接第十七PMOS晶体管M6的漏极；第八至第十一PMOS晶体管Ma1、Ma3、Ma5、Ma7的源极共同接第二PMOS晶体管M0b的漏极；第八PMOS晶体管Ma1的栅极和漏极，第一NMOS晶体管Ma2的栅极和漏极共同接第四PMOS晶体管M1a的源极；第十一PMOS晶体管Ma7的栅极和漏极，第四NMOS晶体管Ma8的栅极和漏极共同接第六PMOS晶体管M2a的源极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的栅极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的漏极共同接第十一PMOS晶体管Ma7的栅极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的漏极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的栅极共同接第八PMOS晶体管Ma1的栅极；第一至第四NMOS晶体管Ma2、Ma4、Ma6、Ma8的源极共同接地GND；第十二至第十五PMOS晶体管Mb1、Mb3、Mb5、Mb7的源极共同接第三PMOS晶体管M0c的漏极；第十二PMOS晶体管Mb1的栅极和漏极，第五NMOS晶体管Mb2的栅极和漏极共同接第九NMOS晶体管M11的漏极；第十五PMOS晶体管Mb7的栅极和漏极，第八NMOS晶体管Mb8的栅极和漏极共同接第十NMOS晶体管M12的漏极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的栅极，第十四PMOS晶体管Mb5和第七NMOS晶体管Mb6的漏极共同接第十五PMOS晶体管Mb7的栅极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的漏极本文档来自技高网...

【技术保护点】
一种适用于TFT‑LCD驱动电路的单级运算放大器，其特征是，由Recycling folded cascode放大级、输出电阻增强环路、跨导增强环路和PSRR增强输出级组成，由Recycling folded cascode放大级输入差模信号Vin‑和Vin+，经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过PSRR增强输出级到输出端Vout。

【技术特征摘要】
1.一种适用于TFT-LCD驱动电路的单级运算放大器，其特征是，由Recyclingfolded
cascode放大级、输出电阻增强环路、跨导增强环路和PSRR增强输出级组成，由Recycling
foldedcascode放大级输入差模信号Vin-和Vin+，经过输出电阻增强环路级和跨导增强
环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过PSRR
增强输出级到输出端Vout。
2.如权利要求1所述的适用于TFT-LCD驱动电路的单级运算放大器，其特征是，Recycling
foldedcascode放大级包括输入跨导增强级gm1和cascode电流镜；输出电阻增强环路
包括晶体管Ma1-Ma8；跨导增强环路包括晶体管Mb1-Mb8；PSRR增强输出级包括晶体管
M5-M10。
3.如权利要求1所述的适用于TFT-LCD驱动电路的单级运算放大器，其特征是，Recycling
foldedcascode放大级由PMOS晶体管M1a、M1b、M2a、M2b、M5、M6、M7、M8、M9、M10
和NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成；输入跨导增强级gm1由PMOS晶体
管M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7和NMOS晶体管Ma2、
Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8组成；cascode电流镜由NMOS晶体管M11、M12、
M3a、M3b、M4a、M4b组成。
4.如权利要求1所述的适用于TFT-LCD驱动电路的单级运算放大器，其特征是，具体的电路
如下：所述的放大器由第一至第二十一PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、
Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10以及第一至第十
四NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、
M4b共35个MOS晶体管构成；其中：
第一至第三、第十六、第十七PMOS晶体管M0a、M0b、M0c、M5、M6的源极共同接供
电电源VDD；所有PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、
Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD；除了第
九至第十NMOS晶体管M11、M12外，所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、
Mb6、Mb8、M3a、M3b、M4a、M4b的源极共同接地GND；所有NMOS晶体管Ma2、Ma4、Ma6、
Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、M4b的衬底共同接地GND；
第一至第三PMOS晶体管M0a、M0b、M0c的栅极接第一偏置电压Vb1；第一PMOS晶体
管M0a的漏极接第四至第七PMOS晶体管M1a、M1b、M2a、M2b的源极；
第四至第五PMOS晶体管M1a、M1b的栅极接输入端Vp；第六至第七PMOS晶体管M2a、
M2b的栅极...

【专利技术属性】
技术研发人员：肖夏，张庚宇，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12