输出级偏压电路以及使用其的运算放大器制造技术

本发明专利技术关于输出级电路以及使用其的运算放大器。此输出级电路是在其中一晶体管的栅极耦接一可反应运算放大器中的放大电路所输出的小信号的电平移位元件以及一偏压晶体管的漏极。另外，偏压晶体管的栅极电压被一电压产生电路所控制，以控制上述输出级电路的晶体管的直流偏压。因此，无须额外的频率补偿元件来补偿上述输出级偏压电路的晶体管，而可达到节省电路布局面积并节省成本的目的。

【技术实现步骤摘要】

本专利技术涉及一种放大器相关的技术，且特别是涉及一种输出级偏压电路 以及使用其的运算放大器。
技术介绍
近年来，由于科技的进步，集成电路在现代产品中已经是不可或缺的基 础元件。从广泛的角度来说，由于自然界发生的信号是模拟信号，例如声音、 影像，故模拟电路在集成电路中仍是无可取代的应用。在模拟电路中，输出 级电路扮演着将输出信号在不造成增益下降的情况下推动负载的角色。图1是已知具有AB类输出级100的互补型金属氧化物半导体(CMOS ) 运算放大器10的电路图。请参考图1,此运算放大器10包括AB类输出级 100、两电阻RIO、 Rll、两电容CIO、 Cll、放大电路A10以及偏压电路BIO， 其中偏压电路B10还包括位于图1左边两偏压子电路B10-1、 B10-2。为了 说明图1的运算放大器10的运作，在偏压电路BIO中标立了节点A、 B、 X 与Y。偏压子电路B10-1、 B10-2主要是通过其内部的电流源IB1、 IB2控制 A、 B节点的电压，以达到控制X、 Y节点的偏压，使得AB类输出级100 的直流偏压电流I。ut会与IB1、 IB2成一预定比例关系。此运算放大器10的AB类输出级100的偏压方式在频率响应上有快速 反应的优势且电路简单，但是此架构必须使用折迭迭接组态(folded-cascode ) FC，且AB类输出级100上的晶体管101与102个别需要电容+电阻(RIO、 C10)以及(R11、 Cll)。由上面的叙述，可以明显看出此电路至少有以下 两限制此电路必须使用两组电容+电阻(RIO、 C10)以及(Rll、 Cll)。集成 电路中使用电阻与电容相当占据电路的布局面积，且电阻与电容的准确性不高。此电路在较高电压的应用上(例5V)，必须在偏压电路B10使用折迭迭 接组态FC，无法应用在最简单的两级式运算放大器上。
技术实现思路
有鉴于此，本专利技术的一目的就是在提供一种输出级电路，以节省电路布 局面积。本专利技术的另一目的就是在提供一种运算放大器，用以减少被动元件的使 用，以降低成本。为了达到上述或其它目的，本专利技术提出一种输出级电路，适用于增强一 放大电路所输出的一输出信号的驱动能力。此输出级电路包括第一、第二、 第三晶体管、电平移位元件、频率补偿电路以及电压产生电路。第一晶体管 的第 一源漏极耦接第 一共接电压。第二晶体管的第 一源漏极耦接第 一 晶体管 的第二源漏极。第二晶体管的第二源漏极耦接第二共接电压。第二晶体管的 栅极耦接放大电路的输出端。电平移位元件包括第一端、第二端与第三端， 其第一端耦接放大电路的输出端，并接收该输出信号，其第二端耦接该第二 共接电压。电平移位元件用以将放大电路的输出端的直流电压偏移一预定电 压，并将输出信号反应到其第三端。频率补偿电路耦接于第二晶体管的第一 源漏极与栅极之间。第三晶体管的第 一源漏极耦接电平移位元件的第三端。 第三晶体管的第二源漏极耦接第 一共接电压。电压产生电路用以输出 一控制 电压到第三晶体管的栅极以控制第三晶体管的第 一源漏极的电压，以控制流 过第 一 与第二晶体管的电流。本专利技术提出一种运算放大器，此运算放大器包括放大电路以及输出级电 路，其中此输出级电路包括第一、第二、第三晶体管、电平移位元件、频率 补偿电路以及电压产生电路。放大电路的输出端输出一输出信号。第一晶体 管的第 一源漏极耦接第 一共接电压。第二晶体管的第 一源漏极耦接第 一晶体 管的第二源漏极。第二晶体管的第二源漏极耦接第二共接电压。第二晶体管 的栅极耦接放大电路的输出端。电平移位元件包括第一端、第二端与第三端， 其第一端耦接放大电路的输出端，并接收该输出信号，其第二端耦接该第二 共接电压。电平移位元件用以将放大电路的输出端的直流电压偏移一预定电 压，并将输出信号反应到其第三端。频率补偿电路耦接于第二晶体管的第一 源漏极与栅极之间。第三晶体管的第 一源漏极耦接电平移位元件的第三端。 第三晶体管的第二源漏极耦接第 一共接电压。电压产生电路用以输出 一控制 电压到第三晶体管的栅极以控制第三晶体管的第一源漏极的电压，以控制流过第 一与第二晶体管的电流。上述电压产生电路包括第四晶体管、第一电流源以及偏压放大器。第四晶体 管的第 一源漏极耦接第 一共接电压，第四晶体管的栅极耦接第三晶体管的栅 极。第一电流源耦接于第五晶体管的第二源漏极与第二共接电压之间。偏压 放大器的正端接收一特定栅极偏压，其负端耦接第四晶体管的第二源漏极， 其输出端耦接第四晶体管的栅极。本专利技术采用在输出级电路中，其中 一晶体管的栅极耦接一可反应运算放 大器中的放大电路所输出的小信号的电平移位元件以及一偏压晶体管的漏极。另外，偏压晶体管的栅极电压被一电压产生电路所控制，以控制上述输 出级电路的晶体管的直流偏压。因此，无须额外的频率补偿元件来补偿上述 输出级偏压电路的晶体管，而可达到节省电路布局面积并节省成本的目的。为使本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举4交 佳实施例，并结合附图详细说明如下。附图说明图l是现有技术中，应用AB类输出级的运算放大器的电路图。图2是根据本专利技术实施例所绘示的运算放大器的电路图。图3是根据本专利技术实施例所绘示的上述运算放大器21的较详细的电路图。图4是根据本专利技术实施例所绘示的上述运算放大器21的另一详细实施 的电路图。附图符号说明AIO、 201:》丈大电^各BA01:偏压方文大器B10:偏压电路B10-l、 B10-2:偏压子电路COl、 CIO、 Cll:电容FC01:频率补偿电^各101、 102、 IB1、 IB2:电流源L01:电平移位元件 M01 M14:晶体管 ROl、 RIO、 Rll:电阻 VG01:电压产生电路 10、 21:运算放大器 100: AB类输出级 202:输出级电^各具体实施例方式图2是根据本专利技术实施例所绘示的运算放大器21的电路方块图。请参 考图2，此运算放大器21包括放大电路201以及输出级电路202,其中此输 出级电3各202包括第一、第二、第三晶体管M01 ~M03、电平移位元件LOl、 频率补偿电路FCOl以及电压产生电路VGOl。另外，为了方便说明，在图2 标注了节点A、 B以及第一与第二共接电压VDD与VSS。 一般来说，上述 共接电压VDD—般是电源电压，共接电压VSS—般是接地电压，但此仅为 一实施例，本专利技术的范围不限于此。输出级电路202的第一 M01与第二晶 体管M02主要是用来驱动负载。在本实施例中，为了要保持输出级电路202 中，第一MOl与第二晶体管M02在节点A所输出的信号与放大电路201所 输出的信号相一致，第一与第二晶体管M01与M02会符合下述条件晶体管M01与M02操作在饱和区。晶体管M01与M02的源极与漏极间的直流偏压电流是可以预知的。 放大电路201的输出端(节点B)的直流电压偏移一预定电压以给予晶体 管M01的4册极的直流偏压，并且将》文大电路201的输出端所输出的输出信 号反应到晶体管M01的栅极。以此实施例来说，电平移位元件L01的主要 目的并非将放大电路201的输出端所输出的输出信号作放大，因此，可应用 在此电平移位元件LOl的电路，其频宽会比较高，其频率响应也较宽。也由本文档来自技高网...

【技术保护点】
一种输出级电路，适用于增强一放大电路所输出的一输出信号的驱动能力，该输出级电路包括：　一第一晶体管，其第一源漏极耦接一第一共接电压；　一第二晶体管，其第一源漏极耦接该第一晶体管的第二源漏极，其第二源漏极耦接一第二共接电压，其栅极 耦接该放大电路的输出端；　一电平移位元件，包括第一端、第二端与第三端，其第一端耦接该放大电路的输出端，并接收该输出信号，其第二端耦接该第二共接电压，该电平移位元件用以将该放大电路的输出端的直流电压偏移一预定电压，并将该输出信号反应到其 第三端；　一频率补偿电路，其第一端耦接该第二晶体管的第一源漏极，其第二端耦接该第二晶体管的栅极；　一第三晶体管，其第一源漏极耦接该电平移位元件的第三端，其第二源漏极耦接该第一共接电压；以及　一电压产生电路，用以输出一控制电 压到该第三晶体管的栅极以控制该第三晶体管的第一源漏极的电压，以达到控制流过该第一与该第二晶体管的电流。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘长舜，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]