本发明专利技术提供一种阵列基板及其制作方法、一种显示装置、掩膜板。所述阵列基板的制作方法包括：S1、形成包括栅极和栅线的图形；S2、形成绝缘层；S3、形成包括有源层的图形，其中，所述有源层所在的区域包括对应于栅极的第一区域和位于第一区域两侧的第二区域；S4、形成掩膜图形，所述掩膜图形包括镂空部、第一部和第二部，所述第二部的厚度小于所述第一部的厚度；S5、对所述绝缘层进行刻蚀，以形成露出所述栅线的一部分的过孔；S6、对所述掩膜图形对应于所述第二区域的部分进行灰化，以将所述掩膜图形对应于第二区域的部分去除，并对所述有源层进行离子注入。本发明专利技术可以减少制作工艺中掩膜板的使用量。
【技术实现步骤摘要】
本专利技术涉及显示
，具体涉及一种阵列基板及其制作方法、一种包括该阵列基板的显示装置、一种掩膜板。
技术介绍
低温多晶娃(low temperature poly-silicon, LTPS)薄膜晶体管液晶显示器有别于传统的非晶硅薄膜晶体管液晶显示器，其电子迀移率较高，可有效减小薄膜晶体管器件的面积，从而达到提高开口率，并且在增进显示器亮度的同时还可以降低整体的功耗。另外，较高的电子迀移率可以将部分驱动电路集成在玻璃基板上，减少了驱动电路成本，还可以大幅提升液晶显示面板的可靠性，从而使得面板的制造成本大幅降低。因此，低温多晶硅薄膜晶体管液晶显示器逐步成为研究的热点。在制作低温多晶硅薄膜晶体管的过程中，需要通过构图工艺分别形成有源层、栅极、过孔、源漏极，并对有源层进行离子掺杂。其中过孔包括用于将源漏极与有源层相连的第一过孔、用于将栅线和为栅线提供扫描信号的信号线相连的第二过孔。对于顶栅型薄膜晶体管，在进行离子掺杂的步骤中，可以利用栅极作为掩膜进行离子掺杂，但是为了防止光照对有源层的影响，需要另外通过一次构图工艺形成遮光层，因此，顶栅型低温多晶硅薄膜晶体管至少需要五次构图工艺，导致使用的掩膜板数量较多；对于底栅型薄膜晶体管，可以省去遮光层，但是在进行离子掺杂时，需要再次掩膜板。可以看出，现有技术中低温多晶硅薄膜晶体管的制作工艺较复杂，使用掩膜板数量和次数较多，制作成本较高。
技术实现思路
本专利技术的目的在于提供一种阵列基板及其制作方法、显示装置、掩膜板，以减少制作过程中掩膜板的使用。作为本专利技术的一方面，提供一种阵列基板的制作方法，包括:S1、形成包括栅极和栅线的图形；S2、形成绝缘层；S3、形成包括有源层的图形，其中，所述有源层所在的区域包括对应于栅极的第一区域和位于第一区域两侧的第二区域；S4、形成掩膜图形，所述掩膜图形包括镂空部、第一部和第二部，所述镂空部用于将栅线的一部分对应的绝缘层露出，所述第二部对应于所述第二区域中的一部分区域，所述第一部为所述掩膜图形上镂空部和第二部以外的部分，所述第二部的厚度小于所述第一部的厚度；S5、对所述绝缘层进行刻蚀，以形成露出所述栅线的一部分的过孔；S6、对所述掩膜图形对应于所述第二区域的部分进行灰化，以将所述掩膜图形对应于第二区域的部分去除，并对所述有源层进行离子注入。优选地，所述第二区域包括离子重掺杂区域和位于离子重掺杂区域与第一区域之间的离子轻掺杂区域，步骤S4包括:S4a、形成光刻胶层；S4b、利用掩膜板对光刻胶层进行曝光并显影，并使得显影后，栅线的一部分对应的光刻胶完全溶解，对应于离子重掺杂区域的光刻胶溶解掉一部分，形成所述第二部，其余部分的光刻胶完全保留，形成所述第一部。优选地，步骤S6包括:S6a、对显影后的所述光刻胶层进行第一次灰化，以将所述第二部去除；S6b、对所述有源层进行第一次离子注入，形成重掺杂源极区和重掺杂漏极区；S6c、对第一次灰化后的光刻胶层进行第二次灰化，以将对应于所述离子轻掺杂区域的光刻胶去除；S6d、对所述有源层进行第二次离子注入，形成轻掺杂漏区。优选地，所述光刻胶为正性光刻胶，所述掩膜板包括透光区、不透光区和半透光区，所述掩膜板的透光区对应于所述栅线的一部分，所述掩膜板的半透光区对应于所述离子重掺杂区域，所述掩膜板的透光区和半透光区以外的部分为不透光区。优选地，所述制作方法还包括在步骤S6之后进行的:S7、形成包括源极、漏极和导电引线的图形，所述源极搭接在所述重掺杂源极区，所述漏极搭接在所述重掺杂漏极区，所述导电引线通过所述过孔与所述栅线相连。优选地，步骤S3包括:形成非晶硅膜层；对所述非晶硅膜层进行退火工艺形成多晶硅层；对所述多晶硅层进行构图工艺形成所述有源层。相应地，本专利技术还提供一种阵列基板，包括薄膜晶体管和与该薄膜晶体管的栅极相连的栅线，所述薄膜晶体管的有源层包括对应于栅极的多晶硅区以及分别位于多晶硅区两侧的重掺杂源极区和重掺杂漏极区，所述有源层还包括位于多晶硅区与重掺杂源极区之间以及多晶硅区与重掺杂源极区之间的轻掺杂漏区，所述薄膜晶体管的源极与重掺杂源极区电连接，所述薄膜晶体管的漏极与重掺杂漏极区电连接，所述薄膜晶体管的栅极位于有源层的下方，所述栅极和栅线与有源层之间设置有绝缘层，所述阵列基板还包括导电引线，该导电引线通过贯穿所述绝缘层的过孔与所述栅线电连接。优选地，所述源极搭接在所述重掺杂源极区，所述漏极搭接在所述重掺杂漏极区。优选地，所述导电引线和所述源极、漏极的材料相同。相应地，本专利技术还提供一种显示装置，包括本专利技术提供的上述阵列基板。相应地，本专利技术还提供一种掩膜板，用于进行阵列基板的制作，所述阵列基板为本专利技术提供的上述阵列基板，所述掩膜板包括透光区、不透光区和半透光区，所述透光区用于与栅线的一部分对应，所述半透光区用于与对应于重掺杂源极区和重掺杂漏极区对应，所述掩膜板的透光区和半透光区以外的部分形成为不透光区。在本专利技术中，由于栅极在有源层之前制作，可以起到遮光的作用，因此，无需制作遮光层，并且在形成过孔之前形成了掩膜图形，该掩膜图形的形成可以使用一次掩膜板，在进行离子注入时只需要掩膜图形作为掩膜即可，不需要再单独使用掩膜板，从而减少了掩膜板的使用，降低了工艺成本。【附图说明】附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中:图1是本专利技术的实施例中形成栅极和栅线后的示意图；图2是形成绝缘层后的示意图；图3是形成有源层后的示意图；图4是形成光刻胶层的示意图；图5是光刻胶显影后的示意图；图6是形成过孔的示意图；图7是对光刻胶层第一次灰化后的示意图；图8是进行第一次离子注入的示意图；图9是对光刻胶层第一次灰化后的示意图；图10是进行第二次离子注入的示意图；图11是形成导线引线、源极、漏极的示意图；图12是本专利技术的另一实施例中阵列基板的部分结构示意图。其中，附图标记为:11、栅极；12、栅线；20、绝缘层；30、有源层；31、重掺杂源极区；32、重掺杂漏极区；33、轻掺杂漏区；34、多晶硅区；40、光刻胶层；50、掩膜板;A1、第一区域；A2、第当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种阵列基板的制作方法，其特征在于，包括：S1、形成包括栅极和栅线的图形；S2、形成绝缘层；S3、形成包括有源层的图形，其中，所述有源层所在的区域包括对应于栅极的第一区域和位于第一区域两侧的第二区域；S4、形成掩膜图形，所述掩膜图形包括镂空部、第一部和第二部，所述镂空部用于将栅线的一部分对应的绝缘层露出，所述第二部对应于所述第二区域中的一部分区域，所述第一部为所述掩膜图形上镂空部和第二部以外的部分，所述第二部的厚度小于所述第一部的厚度；S5、对所述绝缘层进行刻蚀，以形成露出所述栅线的一部分的过孔；S6、对所述掩膜图形对应于所述第二区域的部分进行灰化，以将所述掩膜图形对应于第二区域的部分去除，并对所述有源层进行离子注入。
【技术特征摘要】
【专利技术属性】
技术研发人员：李付强，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。