一种基于FPGA的自适应M/T测速系统技术方案

本发明专利技术提供了一种基于FPGA的自适应M/T测速系统，包括FPGA、旋变解码芯片和旋转变压器；所述FPGA输出的控制信号传到旋变解码芯片，所述旋变解码芯片将激磁信号传给旋转变压器；所述旋转变压器将采集的角度信号返回旋变解码芯片，经旋变解码芯片解码之后返回给FPGA。本发明专利技术低速时对信号脉冲的倍频处理使系统的低速测量精度更高，在不改变测速传感器分辨率的情况下，所能测量的最低转速可达0.2r/min；而高速时对信号脉冲的分频处理使得该算法能够在计算机字长不变且不溢出的情况下，测量更高的电机转速，保证高速下的测量精度；速度环的更新周期可以降低至400μs，在高性能伺服系统的应用中能够有效解决频率响应和超调量之间的矛盾，拓宽调速范围。

【技术实现步骤摘要】

本专利技术涉及一种应用在位置伺服系统中在高、低速情况下保证测速精度的测量系 统，具体涉及一种基于FPGA的自适应Μ/T测速系统。
技术介绍
目前的测速技术主要有M法测速、T法测速、Μ/T法测速。 (I)M法测速是在一定的时间T内测取旋转编码器输出的脉冲个数M，用以计算这 段时间的平均转速。高速时M较大量化误差较小，低速时误差增大，该方法仅适用高速段。 (2) T法测速是在两个相邻脉冲的间隔时间内，用一个计数器对已知频率的高频脉 冲进行计数，由此计算转速，低速时误差较小，高速时量化误差增大，该方法仅适用于低速 段。 (3) Μ/T测速法，把M法和T法结合起来，其既检测T时间间隔内旋转编码器输出脉 冲个数M，又检测该时间间隔内高频时钟脉冲个数，其高速与低速测速性能均较好，是目前 广泛应用的测速方法。 Μ/T测速原理及在高性能伺服系统中存在的问题，Μ/T测速法的原理图如图3所 示，Μ/T测速法原理如下： 设传感器每转发出的脉冲数为P，在一个速度环更新周期内，传感器发出的脉冲数 为Δ M = M2-M1，高频脉冲数为Δ T = T2-T1，其中MC为码盘脉冲计数器，并且在A脉冲的上 升沿计数，T中的值是当A的上升沿到来时保存在高频脉冲计数器中的TC的计数值。如果 高频脉TCLK的频率为f TaK则实际转速为： 由Μ/T测速的基本原理看出，如果提高高频脉冲频率fTaK可以提高低速时的测速 精度，但是，对于32位计算机字长计数器，高频脉冲频率最高不能超过40MHz，否则会导致T 计数器溢出，因此，其低速下的测量精度受限于高频脉冲频率。同样受限于计算机字长，在 高速情况下，码盘的输出脉冲频率又不能过高，否则也会导致M计数器溢出。 这是传统的Μ/T测速方法主要存在的问题。对于高性能伺服系统，系统要求响应 速度快，超调量小，稳定裕量大；通常会选择高速电机来缩短响应时间，在高速运行时如果 测速传感器输出频率较高，其电机的最高转速将会受到限制；而为了减少系统超调并提高 系统稳定性，又需要将电机轴速度控制在很低的一个范围内，电机的低速测量精度是至关 重要的，其低速测量精度受限于高频脉冲频率。
技术实现思路
为解决上述技术问题，本专利技术提供了一种基于FPGA的自适应Μ/T测速系统，该基 于FPGA的自适应Μ/T测速系统通过将系统需求的最低测量转速和最高测量转速分为许多 段测速区间，通过一个速度监控模块实时监测当前的电机轴速度处于哪一个速度区间中， 依据电机轴速度所处的区间，对测速传感器的输出脉冲进行相应的倍频或分频处理，提高 了系统的测量精度。 本专利技术通过以下技术方案得以实现。 本专利技术提供的一种基于FPGA的自适应Μ/T测速系统，包括FPGA、旋变解码芯片和 旋转变压器；所述FPGA输出的控制信号传到旋变解码芯片，所述旋变解码芯片将激磁信 号传给旋转变压器；所述旋转变压器将采集的角度信号返回旋变解码芯片，经旋变解码芯 片解码之后返回给FPGA。 所述FPGA包括光电编码器接口模块、系统控制模块、Μ/T测速模块和速度监控模 块，光电编码器接口模块对接收的输入脉冲信号分别进行倍频和分频计数后存储在对应的 倍频M寄存器和分频M寄存器中； 系统控制模块对系统高频脉冲进行计数并将结果存储在高频计数寄存器中，系统 控制模块还输出对应的倍频/分频切换信号至Μ/T测速模块； Μ/T测速模块读取高频计数寄存器、倍频M寄存器和分频M寄存器中的数值分别进 行速度计算，并将测速值传输至速度监控模块； 速度监控模块根据当前的转速信息为系统选择倍频信号或分频信号下测量的速 度值。 所述倍频信号的倍频系数为1~4。 所述分频信号的分频系数为1~4。 所述旋变解码芯片的型号为AD2S210。 本专利技术的有益效果在于：低速时对信号脉冲的倍频处理使系统的低速测量精度更 高，在不改变测速传感器分辨率的情况下，所能测量的最低转速可达〇. 2r/min ;而高速时 对信号脉冲的分频处理使得该算法能够在计算机字长不变且不溢出的情况下，测量更高的 电机转速，保证高速下的测量精度；速度环的更新周期可以降低至400 μ s，在高性能伺服 系统的应用中能够有效解决频率响应和超调量之间的矛盾，大大拓宽调速范围。【附图说明】 图1是本专利技术的原理图； 图2是图1中FPGA的原理图； 图3是传统的Μ/T测速原理图。【具体实施方式】 下面进一步描述本专利技术的技术方案，但要求保护的范围并不局限于所述。 如图1和图2所示的一种基于FPGA的自适应Μ/T测速系统，包括FPGA、旋变解码 芯片和旋转变压器；所述FPGA输出的控制信号传到旋变解码芯片，所述旋变解码芯片将激 磁信号传给旋转变压器；所述旋转变压器将采集的角度信号返回旋变解码芯片，经旋变解 码芯片解码之后返回给FPGA。 所述FPGA包括光电编码器接口模块、系统控制模块、Μ/T测速模块和速度监控模 块，光电编码器接口模块对接收的输入脉冲信号分别进行倍频和分频计数后存储在对应的 倍频M寄存器和分频M寄存器中；系统控制模块对系统高频脉冲进行计数并将结果存储在 高频计数寄存器中，系统控制模块还输出对应的倍频/分频切换信号至Μ/T测速模块;M/T 测速模块读取高频计数寄存器、倍频M寄存器和分频M寄存器中的数值分别进行速度计算， 并将测速值传输至速度监控模块；速度监控模块根据当前的转速信息为系统选择倍频信号 或分频信号下测量的速度值。 硬件设计上采用旋转变压器加 AD2S1210旋变解码芯片的测速方案。在AD2S1210 正常工作时，当电机轴旋转其自动输出A、B、Z脉冲，与光电编码器一致；且其操作信号和A、 B、Z脉冲电平与FPGA芯片电平兼容，能够直接相连。当AD2S1210旋变解码芯片选择14位 精度时，电机轴旋转一周其会发出4096个A、B脉冲或16384个沿脉冲，其在电机轴上的位 置测量精度为0.088当前第1页1 2 本文档来自技高网...

【技术保护点】
一种基于FPGA的自适应M/T测速系统，包括FPGA、旋变解码芯片和旋转变压器，其特征在于：所述FPGA输出的控制信号传到旋变解码芯片，所述旋变解码芯片将激磁信号传给旋转变压器；所述旋转变压器将采集的角度信号返回旋变解码芯片，经旋变解码芯片解码之后返回给FPGA。

【技术特征摘要】

【专利技术属性】
技术研发人员：魏旭来，张显亭，刘兴中，
申请(专利权)人：贵州航天林泉电机有限公司，
类型：发明
国别省市：贵州;52