半导体器件及其制造方法技术

本发明专利技术公开了半导体器件及其制造方法。半导体器件包括衬底以及形成在衬底上的MOS晶体管。MOS晶体管包括在衬底上形成的第一栅极绝缘层，在第一栅极绝缘层的一侧形成并且厚度大于第一栅极绝缘层的第二栅极绝缘层，在第一栅极绝缘层和第二栅极绝缘层上形成的栅极，邻近第一栅极绝缘层的源区，以及邻近第二栅极绝缘层的漏区。

【技术实现步骤摘要】
【专利说明】
技术介绍
本专利技术涉及一种，更具体地，涉及一种包括M0S晶体管的。通常，诸如射频(RF)器件的半导体器件可包括M0S晶体管。M0S晶体管可具有轻掺杂漏极(LDD)结构以改善由沟道长度缩减所造成的短沟道效应。进一步地，M0S晶体管可具有双扩散漏极(DDD)结构以防止由LDD结构所造成的击穿现象，并提高击穿电压。当射频器件包括具有DDD结构的M0S晶体管时，射频器件的击穿电压可得到提高。然而，射频器件的截止频率可能因栅极与低浓度杂质扩散区之间的寄生电容而降低。
技术实现思路
本专利技术提供一种提高了击穿电压和截止频率的。根据请求保护的本专利技术的一方面，半导体器件可包括衬底和形成在衬底上的M0S晶体管。M0S晶体管可包括形成在衬底上的第一栅极绝缘层，形成在第一栅极绝缘层的一侧并且厚度大于第一栅极绝缘层的第二栅极绝缘层，形成在第一栅极绝缘层和第二栅极绝缘层上的栅极，邻近第一栅极绝缘层的源区，以及邻近第二栅极绝缘层的漏区。根据一些示范实施方式，源区可具有轻掺杂漏极(LDD)结构。根据一些示范实施方式，漏区可具有双扩散漏极(DDD)结构。根据一些示范实施方式，M0S晶体管可形成在衬底的低压区上，包括厚度大于第二栅极绝缘层的高压栅极绝缘层的高压M0S晶体管可形成在衬底的高压区上。根据一些示范实施方式，M0S晶体管可形成在衬底的高压区上，包括厚度小于第一栅极绝缘层的低压栅极绝缘层的低压M0S晶体管可形成在衬底的低压区上。根据一些示范实施方式，低压栅极绝缘层可包括第三栅极绝缘层和第四栅极绝缘层。特别地，第四栅极绝缘层可形成在第三栅极绝缘层的一侧，并且厚度大于第三栅极绝缘层，而小于第一栅极绝缘层。这时，低压栅极可形成在第三和第四栅极绝缘层上。根据请求保护的本专利技术的另一方面，制造半导体器件的方法可包括在衬底上形成第一栅极绝缘层和第二栅极绝缘层。第二栅极绝缘层可设置在第一栅极绝缘层的一侧，并且厚度大于第一栅极绝缘层。进一步地，该方法可包括在第一栅极绝缘层和第二栅极绝缘层上形成栅极，以及分别在衬底邻近第一栅极绝缘层和第二栅极绝缘层的表面部分形成源区和漏区。根据一些示范实施方式，第一栅极绝缘层和第二栅极绝缘层可形成在衬底的低压区上。根据一些示范实施方式，预备栅极绝缘层可形成在衬底的低压区和高压区上。根据一些示范实施方式，形成第一栅极绝缘层和第二栅极绝缘层可包括将氟离子注入到其上将形成第二栅极绝缘层的区域中，以及执行热氧化工艺以形成第一栅极绝缘层和第二栅极绝缘层。根据一些示范实施方式，在执行热氧化工艺之前，去除预备栅极绝缘层在低压区上的部分。根据一些示范实施方式，厚度大于第二栅极绝缘层的高压栅极绝缘层可通过热氧化工艺形成在高压区上。根据一些示范实施方式，源区可具有轻掺杂漏极(LDD)结构。根据一些示范实施方式，漏区可具有双扩散漏极(DDD)结构。根据一些示范实施方式，第一栅极绝缘层和第二栅极绝缘层可形成在衬底的高压区上。根据一些示范实施方式，形成第一栅极绝缘层和第二栅极绝缘层可包括将氟离子注入到其上将形成第二栅极绝缘层的区域中，执行第一热氧化工艺以形成第一预备栅极绝缘层和厚度大于第一预备栅极绝缘层的第二预备栅极绝缘层，以及执行第二热氧化工艺以形成第一栅极绝缘层和第二栅极绝缘层。根据一些示范实施方式，可在执行第二热氧化工艺之前，去除第一预备栅极绝缘层通过第一热氧化工艺形成在衬底的低压区上的部分。根据一些示范实施方式，厚度小于第一栅极绝缘层的低压栅极绝缘层可通过第二热氧化工艺形成在低压区上。根据一些示范实施方式，该方法可进一步包括在去除第一预备栅极绝缘层的所述部分之前，将氟离子注入到低压区的一部分中。根据一些示范实施方式，第三栅极绝缘层和厚度大于第三栅极绝缘层的第四栅极绝缘层可通过第二热氧化工艺形成在低压区上。特别地，第四栅极绝缘层可形成在低压区的所述部分上，并且厚度小于第一栅极绝缘层。【附图说明】结合附图，根据以下说明可更详细地理解示范实施方式，其中:图1为根据请求保护的本专利技术一示范实施方式的半导体器件的剖面图。图2至4为根据请求保护的本专利技术其他示范实施方式的半导体器件的剖面图。图5至10为制造如图1所示的半导体器件的方法的剖面图。图11至17为制造如图2所示的半导体器件的方法的剖面图。图18至25为制造如图3所示的半导体器件的方法的剖面图。图26至31为制造如图4所示的半导体器件的方法的剖面图。虽然可对实施方式作出各种改型和替代形式，其细节已经由附图中的实例示出，并会详细说明。然而，须理解，其目的不是把本专利技术局限于描述的特定实施方式。相反，本专利技术涵盖了所有落在本专利技术由所附权利要求限定的实质及范围内的改型、等同方式、和替代形式。【具体实施方式】以下参照附图更详细地说明【具体实施方式】。然而，请求保护的本专利技术可以以不同的形式实施，不应解释为局限于本文提出的实施方式。更确切地说，提供这些实施方式以便本公开是彻底且完整的，并且向本领域技术人员充分表达了请求保护的本专利技术的范围。也应当认识到，当提及层、薄膜、区域或板在另一个“之上”时，它可以直接在另一个之上，或者也可以存在一个或多个介于其间的层、薄膜、区域或板。与此不同，也应当认识至IJ，当提及层、薄膜、区域或板“直接在另一个之上”时，它直接在另一个之上，并且不存在一个或多个介于其间的层、薄膜、区域或板。而且，尽管在请求保护的本专利技术的各种实施方式中使用了像是第一、第二和第三的术语来描述不同的组件、组分、区域和层，但其并不局限于这些术语。在以下描述中，技术术语仅用于解释【具体实施方式】，而不是限制请求保护的本专利技术。除非在本文中另外定义，否则本文中使用的所有术语，包括技术或科技术语，可具有与本领域技术人员通常理解的相同的含义。一般而言，认为词典中定义的术语应当具有与相关技术上下文含义相同的含义，并且，除非在本文中明确定义，否则不应理解为反常或过于正式的含义。参照请求保护的本专利技术理想的实施方式的示意图来描述请求保护的本专利技术的实施方式。于是，图形形状的变化，例如，制造工艺和/或容许误差的变化，是充分预期的。于是，请求保护的本专利技术的实施方式不会描述成局限于用图形描述的区域的具体形状，而是包括形状的偏差，并且附图描绘的区域也是完全示意的，他们的形状并不代表准确的形状，也不限制请求保护的本专利技术的范围。图1为根据请求保护的本专利技术一示范实施方式的半导体器件的剖面图。参照图1，根据请求保护的本专利技术一示范实施方式，半导体器件10可包括诸如硅晶圆的衬底102以及在衬底102上形成的M0S晶体管100。M0S晶体管100可包括在衬底102的有源区104上形成的第一栅极绝缘层120，在第一栅极绝缘层120—侧形成并且厚度大于第一栅极绝缘层120的第二栅极绝缘层122，在第一栅极绝缘层120与第二栅极绝缘层122上形成的栅极130，在衬底102邻近第一栅极绝缘层120的表面部分形成的源区140，以及在衬底102邻近第二栅极绝缘层122的表面部分形成的漏区150。例如，源区140可具有轻掺杂漏极(LDD)结构，漏区150可具有双扩散漏极(DDD)结构以提高半导体器件10的击穿电压。源区140可包括低浓度杂质区142和高浓度杂质区144，漏区150可包括低浓度杂质扩散区152和高浓度杂质扩散区154。特别地本文档来自技高网...

【技术保护点】
半导体器件，包括：衬底；以及形成在所述衬底上的MOS晶体管，其中所述MOS晶体管包括：形成在所述衬底上的第一栅极绝缘层；形成在所述第一栅极绝缘层的一侧并且厚度大于所述第一栅极绝缘层的第二栅极绝缘层；形成在所述第一栅极绝缘层和所述第二栅极绝缘层上的栅极；邻近所述第一栅极绝缘层的源区；以及邻近所述第二栅极绝缘层的漏区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金东昔，李政官，
申请(专利权)人：东部HITEK株式会社，
类型：发明
国别省市：韩国;KR