【技术实现步骤摘要】
本技术涉及半导体测试
,特别是涉及一种监测下层金属层间是否桥连的测试结构。
技术介绍
随着半导体器件尺寸的持续缩小,传统的生产工艺遭遇到很多挑战。同时,传统中的一些可以接受的生产误差在尺寸越来越小的情况下得到了恶化,该类误差已经开始影响半导体器件的良率。目前28nm的产品正在北京厂建立BL的工艺条件,从现在已出的lot测试结果来看,依然面临着严峻的挑战,28nm工艺还有许多需要改进的地方。其中主要影响产率的因素是上层通孔/偏移或通孔过大造成下层金属之间的桥连(bridge)。由于桥连发生在下层金属层之间,所以不能在线上实时的探测到。目前为止,这一问题只能等所有制程全都完成,并且测试过之后,通过DFT的测试找到相应的失效电路,FA进行逐层的分析才能解决。但是这样会浪费FAB和FA大量的时间,成功率低,并且会直接影响28nm工艺的推进。因此,急需设计出能够实时反映下层金属层之间是否桥连的测试结构,以解决上述问题。
技术实现思路
鉴于以上所述现有技术的缺点,本技术的目的在于提供一种监测下层金属层间是否桥连的测试结构,用于解决现有技术中无法实时探测到下层金属层 ...
【技术保护点】
一种监测下层金属层间是否桥连的测试结构,其特征在于,所述测试结构至少包括:从内向外依次包围的至少两组下层金属封闭结构,其中一组下层金属封闭结构接地,与该接地的下层金属封闭结构相邻的一组下层金属封闭结构定义为金属接触层;至少两组上层金属结构,所有上层金属结构均与所述金属接触层通过通孔电连,所述上层金属层处于电性悬空状态。
【技术特征摘要】
【专利技术属性】
技术研发人员:于倩倩,
申请(专利权)人:中芯国际集成电路制造北京有限公司,中芯国际集成电路制造上海有限公司,
类型:新型
国别省市:北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。