一种LTPS阵列基板及其制造方法、显示装置制造方法及图纸

本发明专利技术公开了一种LTPS阵列基板及其制造方法、显示装置，该方法包括：提供一基板；在所述基板上依次形成缓冲层、半导体图形层以及第一绝缘层；在所述第一绝缘层上形成栅极层，并减小所述第一绝缘层未被所述栅极图形遮挡区域的厚度；在所述栅极层上依次形成第二绝缘层以及源漏层。通过上述方式，本发明专利技术能够形成厚度不同的第一绝缘层，一方面提高了TFT的阈值电压，另一方面提高了磷低剂量掺杂的效果。

【技术实现步骤摘要】

本专利技术涉及显示
，特别是涉及一种LTPS阵列基板及其制造方法、显示装置。
技术介绍
低温多晶硅技术LTPS(LowTemperaturePoly-silicon)目前正迅速的发展，它的最大优势在于超薄、重量轻、低耗电，可以提供更艳丽的色彩和更清晰的影像。在LTPS阵列基板的制作过程中，为了节省光罩的使用次数，一般来说在N+掺杂和N-掺杂时均不使用光罩。N+掺杂不使用光罩表示NTFT和PTFT的沟道都做了硼植入，NTFT和PTFT的阈值电压会比较小，影响CMOS的驱动。目前的一般做法是通过增加GI厚度来增加阈值电压的大小，但GI厚度会影响磷低剂量掺杂的效果。
技术实现思路
本专利技术主要解决的技术问题是提供一种LTPS阵列基板及其制造方法、显示装置，能够形成厚度不同的第一绝缘层，一方面提高了TFT的阈值电压，另一方面提高了磷低剂量掺杂的效果。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种LTPS阵列基板的制造方法，该方法包括：提供一基板；在基板上依次形成缓冲层、半导体图形层以及第一绝缘层；在第一绝缘层上形成栅极层，并减小第一绝缘层未被栅极图形遮挡区域的厚度；在栅极层上依次形成第二绝缘层以及源漏层。其中，在第一绝缘层上形成栅极层，并减小第一绝缘层未被栅极图形遮挡区域的厚度的步骤，具体包括：使用光刻胶在第一绝缘层上定义栅极图形；采用蚀刻工艺在光刻胶上形成栅极层，同时采用蚀刻工艺对第一绝缘层未被栅极图形遮挡的区域进行蚀刻，以使第一绝缘层未被栅极图形遮挡区域的厚度小于第一绝缘层被栅极图形遮挡区域。其中，在栅极层上依次形成第二绝缘层以及源漏层的步骤，具体包括：在栅极层上形成第二绝缘层；在第二绝缘层和第一绝缘层上形成第一通孔和第二通孔；其中，第一通孔和第二通孔均贯穿第一绝缘层和第二绝缘层；在第二绝缘层上形成源极和漏极，源极和漏极分别通过第一通孔和第二通孔连接半导体图形层的两极。其中，在基板上依次形成缓冲层、半导体图形层以及第一绝缘层的步骤，具体包括：在基板上形成缓冲层；在缓冲层上形成间隔设置的第一多晶硅层和第二多晶硅层；对第一多晶硅层进行N+掺杂；在第一多晶硅层和第二多晶硅层上形成第一绝缘层。其中，在第一绝缘层上形成栅极层，并减小第一绝缘层未被栅极图形遮挡区域的厚度的步骤，具体包括：使用光刻胶在第一绝缘层上定义第一栅极图形和第二栅极图形；其中，第一栅极图形和第二栅极图形分别对应第一多晶硅层和第二多晶硅层；采用蚀刻工艺在光刻胶上形成第一栅极层和第二栅极层，同时采用蚀刻工艺对第一绝缘层未被第一栅极图形和第二栅极图形遮挡的区域进行蚀刻，以使第一绝缘层未被第一栅极图形和第二栅极图形遮挡区域的厚度小于第一绝缘层被第一栅极图形和第二栅极图形遮挡区域。其中，在第一绝缘层上形成栅极层，并减小第一绝缘层未被栅极图形遮挡区域的厚度的步骤之后，还包括：对第一多晶硅层进行N-掺杂；对第二多晶硅层进行P+掺杂。其中，对第一多晶硅层进行N-掺杂的步骤，具体为：对第一多晶硅层进行磷低剂量掺杂；对第二多晶硅层进行P+掺杂的步骤，具体为：对第二多晶硅层进行硼掺杂。其中，在栅极层上依次形成第二绝缘层以及源漏层的步骤，具体包括：在栅极层上形成第二绝缘层；在第二绝缘层和第一绝缘层上形成第三通孔、第四通孔、第五通孔以及第六通孔；其中，第三通孔、第四通孔、第五通孔以及第六通孔均贯穿第一绝缘层和第二绝缘层；在第二绝缘层上形成第一源极、第一漏极、第二源极以及第二漏极，第一源极和第一漏极分别通过第三通孔和第四通孔连接第一多晶硅层的两极，第二源极和第二漏极分别通过第五通孔和第六通孔连接第二多晶硅层的两极。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种LTPS阵列基板，该LTPS阵列基板包括：基板以及依次形成于基板上的缓冲层、半导体图形层、第一绝缘层、栅极层、第二绝缘层和源漏层；其中，第一绝缘层上未覆盖栅极层的区域的厚度小于第一绝缘层上覆盖栅极层的区域的厚度。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种显示装置，该显示装置包括如上述的阵列基板。本专利技术的有益效果是：区别于现有技术的情况，本专利技术。附图说明图1是本专利技术LTPS阵列基板的制造方法第一实施方式的流程示意图；图2A是本专利技术LTPS阵列基板的制造方法第一实施方式步骤102中LTPS阵列基板的结构示意图；图2B是本专利技术LTPS阵列基板的制造方法第一实施方式步骤103中LTPS阵列基板的结构示意图；图2C是本专利技术LTPS阵列基板的制造方法第一实施方式步骤104中LTPS阵列基板的结构示意图；图3是本专利技术LTPS阵列基板的制造方法第二实施方式的流程示意图；图4A是本专利技术LTPS阵列基板的制造方法第二实施方式步骤304中LTPS阵列基板的结构示意图；图4B是本专利技术LTPS阵列基板的制造方法第二实施方式步骤308中LTPS阵列基板的结构示意图；图4C是本专利技术LTPS阵列基板的制造方法第二实施方式步骤309中LTPS阵列基板的结构示意图；图4D是本专利技术LTPS阵列基板的制造方法第二实施方式LTPS阵列基板完成后的结构示意图；图5是本专利技术LTPS阵列基板一实施方式的结构示意图；图6是本专利技术显示装置一实施方式的结构示意图。具体实施方式参阅图1，本专利技术LTPS阵列基板的制造方法第一实施方式的流程示意图，同时参阅图2A-图2C，该方法包括：步骤101：提供一基板200。步骤102：在基板200上依次形成缓冲层201、半导体图形层202以及第一绝缘层203。其中，在基板上依次形成以上各层的方法一般是化学气相沉积(CVD)或物理气相沉积(PVD)。缓冲层201一般是一层SiOx和一层SiNx共同叠加形成的，而第一绝缘层203则是由SiOx和SiNx的混合物形成的。半导体图形层202一般是在缓冲层201上沉积一层非晶硅，然后通过镭射退火技术形成多晶硅，并对该多晶硅进行图形化处理，以形成图形化的多晶硅。在一种实施方式中，在形成半导体图形层202之后，先对该半导体图形层202进行离子掺杂，再在半导体图形层202上沉积第一绝缘层203。步骤103：在第一绝缘层203上形成栅极层204，并减小第一绝缘层203未被栅极图形遮挡区域的厚度。从图2B中可以看本文档来自技高网...

【技术保护点】
一种LTPS阵列基板的制造方法，其特征在于，包括：提供一基板；在所述基板上依次形成缓冲层、半导体图形层以及第一绝缘层；在所述第一绝缘层上形成栅极层，并减小所述第一绝缘层未被所述栅极图形遮挡区域的厚度；在所述栅极层上依次形成第二绝缘层以及源漏层。

【技术特征摘要】
1.一种LTPS阵列基板的制造方法，其特征在于，包括：
提供一基板；
在所述基板上依次形成缓冲层、半导体图形层以及第一绝缘层；
在所述第一绝缘层上形成栅极层，并减小所述第一绝缘层未被所述
栅极图形遮挡区域的厚度；
在所述栅极层上依次形成第二绝缘层以及源漏层。
2.根据权利要求1所述的方法，其特征在于，在所述第一绝缘层上
形成栅极层，并减小所述第一绝缘层未被所述栅极图形遮挡区域的厚度
的步骤，具体包括：
使用光刻胶在所述第一绝缘层上定义栅极图形；
采用蚀刻工艺在所述光刻胶上形成栅极层，同时采用所述蚀刻工艺
对所述第一绝缘层未被所述栅极图形遮挡的区域进行蚀刻，以使所述第
一绝缘层未被所述栅极图形遮挡区域的厚度小于所述第一绝缘层被所
述栅极图形遮挡区域。
3.根据权利要求1所述的方法，其特征在于，在所述栅极层上依次
形成第二绝缘层以及源漏层的步骤，具体包括：
在所述栅极层上形成第二绝缘层；
在所述第二绝缘层和所述第一绝缘层上形成第一通孔和第二通孔；
其中，所述第一通孔和所述第二通孔均贯穿所述第一绝缘层和所述第二
绝缘层；
在所述第二绝缘层上形成源极和漏极，所述源极和漏极分别通过所
述第一通孔和第二通孔连接所述半导体图形层的两极。
4.根据权利要求1所述的方法，其特征在于，在所述基板上依次形
成缓冲层、半导体图形层以及第一绝缘层的步骤，具体包括：
在所述基板上形成缓冲层；
在所述缓冲层上形成间隔设置的第一多晶硅层和第二多晶硅层；
对所述第一多晶硅层进行N+掺杂；
在所述第一多晶硅层和第二多晶硅层上形成第一绝缘层。
5.根据权利要求4所述的方法，其特征在于，在所述第一绝缘层上
形成栅极层，并减小所述第一绝缘层未被所述栅极图形遮挡区域的厚度
的步骤，具体包括：
使用光刻胶在所述第一绝缘层上定义第一栅极图形和第二栅极图
形；其中，所述第一栅极图形和所述第二栅极图形分别对应所述第一多
晶硅层和所述第二多晶...

【专利技术属性】
技术研发人员：张占东，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42