本发明专利技术提供一种提高背照式图像传感器的载流子传输效率的方法，包括如下步骤：形成光电二极管和浮置扩散区；形成传输晶体管，所述传输晶体管的源极为所述光电二极管的载流子收集区，漏极为所述浮置扩散区；沿从传输晶体管的源极至漏极的方向所述传输晶体管的多晶硅栅极依次包括：P型掺杂栅极区域、N型掺杂栅极区域，所述P型掺杂栅极区域至少部分覆盖光电二极管的载流子收集区，所述N型掺杂栅极区域至少部分覆盖传输晶体管的沟道区；于P型掺杂栅极区域加第一电压信号，于N型掺杂栅极区域加第二电压信号，第一电压信号不高于第二电压信号，使得沟道区内的电势呈阶梯形分布，以提高载流子由光电二极管至浮置扩散区的传输效率。
【技术实现步骤摘要】
本专利技术涉及图像传感器领域，具体涉及一种。
技术介绍
与CXD的制造工艺相比，CMOS图像传感器的制造工艺与标准的CMOS工艺兼容，具备低功耗、易集成、低成本等特点，因此CMOS图像传感器被越来越广泛的应用在各种电子设备中。CMOS图像传感器中的有源像素的结构根据晶体管的数量不同可以分为不同种类。典型的4-T有源像素如图1所示，包括用于感光的光电二极管(photod1de，H))，传输晶体管(transfer transistor, TX)，浮置扩散区(floating diffus1n, FD)，复位晶体管(reset transistor, RST)，选择晶体管(select transistor, SEL) 0传统的CMOS图像传感器采用正面照射，但是采用这种机制在光电二极管的上方存在着各种金属层或氧化层等等，会导致很大的光损失。因此，背照式CMOS图像传感器，也就是采用从衬底的远离电路层的一侧进行照射的机制的图像传感器为业界广泛使用，以增加光线的光通量，并防止相邻图像传感器像素单元件的光线串扰(crosstalk)。对于现有的CMOS图像传感器中的传输晶体管来说，由于在半导体衬底和氧化层的界面处常常存在带有负电的缺陷，因此，即便在光电二极管没有受到光照的情况下，仍然可能存在着所谓的暗电流。暗电流会严重影响图像传感器的成像质量。可以通过在传输晶体管的栅极上施加负压，吸引空穴到具有缺陷的界面区域，从而抑制暗电流。但是，当传输晶体管关闭的时候，残留在其沟道内的光生载流子容易倒流至光电二极管中，发生所谓的馈通(feedthrough)现象，从而影响产生图像的质量。另外，要想提高CMOS图像传感器的反应速度和图像质量，就要提高传输晶体管的传输效率。， 申请号为201410172641.5的中国专利申请提供了一种具有非均匀掺杂的多晶硅栅极的传输晶体管。由于非均匀掺杂的多晶硅栅极会对沟道区域中的电势分布产生不同的影响，从而使其呈现阶梯状的分布。这样，在阶梯电势的作用下，可以提高光生载流子的转移效率，又可以防止发生馈通现象，从而提高图像质量。然而在该申请中，通过同一电压信号对非均匀掺杂的多晶硅栅极整体进行控制，使得不同类型掺杂区域下的沟道区电势同时提高或者同时降低，因而难以自由调节阶梯电势之间的差异，影响控制灵活性，对载流子传输效率的提尚造成限制。
技术实现思路
本专利技术的目的在于提供一种，便于灵活调节传输晶体管的沟道区中的阶梯电势，提高图像传感器的反应速度和图像质量。为解决上述问题，本专利技术提供一种，包括如下步骤:形成光电二极管和浮置扩散区；形成传输晶体管，所述传输晶体管的源极为所述光电二极管的载流子收集区，漏极为所述浮置扩散区；沿从传输晶体管的源极至漏极的方向所述传输晶体管的多晶硅栅极依次包括:p型掺杂栅极区域、N型掺杂栅极区域，所述P型掺杂栅极区域至少部分覆盖所述光电二极管的载流子收集区，所述N型掺杂栅极区域至少部分覆盖所述传输晶体管的沟道区；于所述P型掺杂栅极区域加第一电压信号，于所述N型掺杂栅极区域加第二电压信号，所述第一电压信号不高于所述第二电压信号，使得所述沟道区内的电势呈阶梯形分布，以提高载流子由所述光电二极管至所述浮置扩散区的传输效率。优选地，所述第一电压信号为_3V~2V，所述第二电压信号为_3V~4V。优选地，沿从传输晶体管的源极至漏极的方向所述P型掺杂栅极区域依次包括:P型重掺杂栅极子区域、P型轻掺杂栅极子区域。优选地，沿从传输晶体管的源极至漏极的方向所述N型掺杂栅极区域依次包括:N型轻掺杂栅极子区域、N型重掺杂栅极子区域。 优选地，所述方法还包括:在所述P型掺杂栅极区域和所述N型掺杂栅极区域之间形成未掺杂栅极区域。优选地，所述形成光电二极管和浮置扩散区的步骤包括:在P型衬底内形成具有N型掺杂的载流子收集区，从而形成光电二极管；在P型衬底内形成具有N型掺杂的浮置扩散区。优选地，所述方法还包括:在所述光电二极管的载流子收集区至所述P型衬底表面之间形成具有P型掺杂的钉扎层。与现有技术相比，本专利技术的技术方案具有以下优势: 通过对非均匀掺杂的多晶硅栅极的不同类型掺杂区域分别施加不同的控制电压信号，便于灵活调节不同类型掺杂区域下的沟道区电势，由于多晶硅栅极不同区域的掺杂情况不同以及控制电压不同，在多晶硅栅极以下的沟道区中分别产生了自源极至漏极的成阶梯状上升的电势分布，于是由光电二极管产生的光生载流子就可以被快速高效的从传输晶体管的源极转移到漏极，从而提高了图像传感器的反应速度和图像质量。【附图说明】通过参照附图阅读以下所作的对非限制性实施例的详细描述，能够更容易地理解本申请的特征、目的和优点。其中，相同或相似的附图标记代表相同或相似的装置。图1(a)所示为根据本申请一个实施例所述的CMOS图像传感器像素中的传输晶体管结构示意图； 图1(b)所示为图1(a)所示的传输晶体管关闭时的电势分布示意图； 图1(c)所示为图1(a)所示的传输晶体管导通时的电势分布示意图； 图2 (a)所示为根据本申请一个实施例所述的CMOS图像传感器像素中的传输晶体管结构示意图； 图2(b)所示为图2(a)所示的传输晶体管关闭时的电势分布示意图； 图2(c)所示为图2(a)所示的传输晶体管导通时的电势分布示意图； 图3 (a)所示为根据本申请一个实施例所述的CMOS图像传感器像素中的传输晶体管结构示意图； 图3(b)所示为图3(a)所示的传输晶体管关闭时的电势分布示意图；以及图3(c)所示为图3(a)所示的传输晶体管导通时的电势分布示意图。【具体实施方式】本专利技术通过对非均匀掺杂的多晶硅栅极的不同类型掺杂区域分别施加不同的控制电压信号，便于灵活调节不同类型掺杂区域下的沟道区电势，由于多晶硅栅极不同区域的掺杂情况不同以及控制电压不同，在多晶硅栅极以下的沟道区中分别产生了自源极至漏极的成阶梯状上升的电势分布，于是由光电二极管产生的光生载流子就可以被快速高效的从传输晶体管的源极转移到漏极，从而提高了图像传感器的反应速度和图像质量。下面结合说明书附图，采用多个实施例对该专利技术进行具体说明。实施例一 图1 (a)所示为根据本申请一个实施例所示的CMOS图像传感器中传输晶体管的结构示意图。其中，P型衬底102可以为半导体基底，也可以包括半导体基底与铺设其上的外延层，半导体基底的材质可以为硅、锗、砷化镓等通用的半导体基底材质。在P型衬底102内形成具有N型掺杂的载流子收集区104，从而形成光电二极管，光电二极管接收从图像传感器底部射入的光线，并产生光生载流子。在本实施例中，载流子为电子。该光电二极管的载流子收集区104作为传输晶体管的源极。此外，在P型衬底102内形成具有N型掺杂的浮置扩散区108，浮置扩散区108作为传输晶体管的漏极。传输晶体管还包括栅氧化层120，以及位于栅氧化层120上的多晶硅栅极110。在本实施例中，传输晶体管的多晶硅栅极110分为两个部分，即靠近源极的P型掺杂栅极区域111，以及靠近漏极的N型掺杂栅极区域112，其中，P型掺杂栅极区域111至少部分覆盖所述光电二极管的载流子收集区104，N型掺杂栅极区域112至少部分覆盖所述传输晶体管的沟道区。这些多晶硅栅极的区域111、11本文档来自技高网...
【技术保护点】
一种提高背照式图像传感器的载流子传输效率的方法，其特征在于，包括如下步骤：形成光电二极管和浮置扩散区；形成传输晶体管，所述传输晶体管的源极为所述光电二极管的载流子收集区，漏极为所述浮置扩散区；沿从传输晶体管的源极至漏极的方向所述传输晶体管的多晶硅栅极依次包括：P型掺杂栅极区域、N型掺杂栅极区域，所述P型掺杂栅极区域至少部分覆盖所述光电二极管的载流子收集区，所述N型掺杂栅极区域至少部分覆盖所述传输晶体管的沟道区；于所述P型掺杂栅极区域加第一电压信号，于所述N型掺杂栅极区域加第二电压信号，所述第一电压信号不高于所述第二电压信号，使得所述沟道区内的电势呈阶梯形分布，以提高载流子由所述光电二极管至所述浮置扩散区的传输效率。
【技术特征摘要】
【专利技术属性】
技术研发人员：李杰，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。