以锗硅BICMOS技术在模拟/射频功率ED-CMOS中建立栅极屏蔽的方法技术

本发明专利技术涉及以锗硅BICMOS技术在模拟/射频功率ED-CMOS中建立栅极屏蔽的方法。一种以SiGe BICMOS技术制造MOSFET晶体管的方法，并且得到的结构具有形成在栅极电极116和漏极区106之间的漏栅反馈电容屏蔽112。该屏蔽不与栅极107重叠，由此最小化对晶体管的输入电容的影响。该过程不需要复杂或昂贵的处理，因为该屏蔽由通常用于SiGe BICMOS技术中的双极基极材料组成。

【技术实现步骤摘要】

本专利技术一般涉及具有由栅极受控沟道连接的源极区和漏极区的MISFET(MOSFET) 器件，并且更具体地，本专利技术涉及具有由栅漏屏蔽提供的减小的漏栅反馈电容从而降低电 容耦合的MOSFET器件。
技术介绍
MOSFET器件具有许多电学应用，包括用作RF/微波放大器。在这种应用中，栅极 到漏极的反馈电容（CgdSQss)必须最小化，以最大化RF增益以及最小化信号失真。栅极 到漏极的反馈电容是至关重要的，因为它通过器件的电压增益有效倍增或(?? = C_(l+gm R1)，其中gm是跨导并且R1是负载阻抗。 迄今，法拉第屏蔽已经应用在栅极电极和漏极电极之间以求最小化反馈电容。 Adler等人的美国专利号5252848公开了一种MOSFET结构，其中屏蔽被提供在栅极电极上 方并在漏极电极上方终止。屏蔽包括多晶硅层，具有100欧姆/平方米或更少的电阻形成 在直接形成在栅极上方的应力减轻氧化层上方的氮化物薄膜上。该结构是有效的，但器件 的制造由于需要两个多晶娃层而变得复杂。Weitzel的美国专利号5119149公开了一种砷 化镓MESFET结构，其中，屏蔽导体放置于栅极电极和漏极电极之间，但不重叠栅极。栅极到 漏极的反馈电容未被最小化，因为金属电极放置在栅极结构的钝化电介质材料上方。 本专利技术涉及一种制造方法和得到的MOSFET器件，其不需要复杂或昂贵的处理而 且在器件的输入电容没有任何增加的情况下减小栅极到漏极的反馈电容。
技术实现思路
以下提出简化概述以提供本专利技术的一个或更多方面的基本理解。本概述不是本发 明的广泛概述，也不旨在确定本专利技术的关键或本质要素，也不描述其范围。相反，本概述的 主要目的是以简化形式提出本专利技术的一些概念作为接下来要提出的更详细的描述的序言。 根据本专利技术的一个实施例，一种具有栅极屏蔽的横向扩散金属氧化物半导体 LDM0S，其中，具有栅极屏蔽的横向扩散金属氧化物半导体LDMOS包括：衬底；形成在衬底表 面上的有源器件区；形成在有源器件区的LDMOS晶体管区域内的基体（body)阱；也形成在 有源器件区的LDMOS晶体管区域内的横向漏极阱，其中基体阱和横向漏极阱彼此隔开且不 接触；形成在LDMOS晶体管区域内的源极和漏极，其中源极形成在基体阱内且漏极形成在 横向漏极阱内，其中源极和漏极之间具有横向间距；形成在基体阱上的栅极结构，其位于源 极和有源器件区之间的空间上；其中栅极结构包括，应用在源极和有源器件区之间的基体 阱的顶部上的栅极氧化层；形成在栅极氧化层顶表面上的栅极多晶硅层；形成在栅极多晶 硅层的顶表面上的栅极电极；形成在栅极电极和漏极之间的栅极屏蔽，其中该屏蔽与栅极 电极由基极（base)屏蔽间隔棒（spacer)分离；其中栅极屏蔽与栅极多晶硅层由栅极多晶 间隔棒和屏蔽电介质分离；栅极屏蔽包括用于BICMOS晶片的双极晶体管区域内的双极基 极结构，其中栅极屏蔽紧靠但不重叠栅极多晶硅层，且被限制到栅极多晶硅层和横向漏极 阱的一部分之间的有限区域；形成在LDMOS晶体管的源极、漏极、栅极、栅极屏蔽和基体上 的源极触点、漏极触点、栅极触点、栅极屏蔽触点和基体触点；形成在LDMOS结构上的电介 质，其包括用于源极触点、漏极触点、栅极触点和基体触点的开口；和金属层，其被沉积和限 定以形成栅极电极、基体电极、源极电极、栅极屏蔽电极和漏极电极。 根据本申请的另一个实施例，一种具有栅极屏蔽的横向扩散金属氧化物半导体 LDM0S，其中具有栅极屏蔽的横向扩散金属氧化物半导体LDMOS包括：衬底；形成在衬底表 面上的有源器件区；形成在有源器件区的LDMOS晶体管区域内的基体阱；也形成在有源器 件区的LDMOS晶体管区域内的横向漏极阱，其中基体阱和横向漏极阱彼此隔开且不接触； 形成在LDMOS晶体管区域内的源极和漏极，其中源极形成在基体阱内且漏极形成在横向漏 极阱内，其中源极和漏极之间具有横向间距；包含在横向漏极阱内的浅沟槽隔离区域，其从 漏极向外横向延伸但不接触横向漏极阱的边缘；形成在基体阱上的栅极结构，其位于源极 和有源器件区之间的空间上；其中栅极结构包括应用在源极和有源器件区之间的基体阱的 顶部上的栅极氧化层；形成在栅极氧化层顶表面上的栅极多晶硅层；形成在栅极多晶硅层 的顶表面上的栅极电极；形成在栅极电极和漏极之间的栅极屏蔽，其中该屏蔽与栅极电极 由基极屏蔽间隔棒分离；其中栅极屏蔽与栅极多晶硅层由栅极多晶间隔棒和屏蔽电介质分 离；栅极屏蔽包括用于BICMOS晶片的双极晶体管区域中的双极基极结构，其中栅极屏蔽紧 靠但不重叠栅极多晶硅层，且被限制到栅极多晶硅层和横向漏极阱的一部分之间的有限区 域；形成在LDMOS晶体管的源极、漏极、栅极、栅极屏蔽和基体上的源极触点、漏极触点、栅 极触点、栅极屏蔽触点和基体触点；形成在LDMOS结构上的电介质，其包括用于源极触点、 漏极触点、栅极触点和基体触点的开口；和金属层，其被沉积和限定以形成栅极电极、基体 电极、源极电极、栅极屏蔽电极和漏极电极。 根据本申请的又一个实施例，一种形成具有栅极屏蔽的横向扩散金属氧化物半导 体LDMOS的方法，其中形成具有栅极屏蔽的横向扩散金属氧化物半导体LDMOS的方法包 括：提供SOI晶片或块状硅晶片，其中SOI晶片包括硅衬底、第一硅层以及硅衬底和第一硅 层之间的掩埋氧化层BOX;在完成的晶片中分别指定为NPN或PNP晶体管的区域中，注入 N+NBL和P+PBL杂质到第一硅层顶表面中；在NBUPBL和第一硅层上方沉积第二硅层，其接 触NBUPBL和第一硅层；其中第一硅层和第二硅层结合形成有源（active)器件层；在有源 器件层中形成P-阱和N-阱以分别形成N沟道晶体管和P沟道晶体管的基体；在P-阱和 N-阱的部分中形成浅沟槽隔离STI区域；沉积栅极氧化层；限定且注入源极和漏极；沉积 且限定栅极多晶硅层；在栅极多晶硅层上沉积栅极多晶密封层（seal，密封/绝缘层）；其 中栅极多晶密封层氧化物是使用900°C的稀释干02、在44分钟内生长在多晶上的80A的 3102;在栅极多晶密封层上沉积间隔棒材料，其中间隔棒材料是3:〇〇Λ的PECVD TEOS ;在间 隔棒材料上沉积间隔棒氮化物；在整个晶片上方沉积200Α TEOS层；沉积500Α非晶硅籽 晶层；图案化和刻蚀NPN基极氧化层窗口 0XWIND，且在刻蚀后除去光刻胶；沉积NPN外延基 极；图案化和刻蚀多晶屏蔽，其中NPN多晶基极通过LAM刻蚀器刻蚀；在STI区域上刻蚀基 极外延多晶，刻蚀将在氧化层窗口 TEOS上停止，其中剩余结构包括基极多晶保护层以形成 RF屏蔽LDMOS FET ;移除光刻胶；图案化和刻蚀NPN基极；移除光刻胶；在栅极、源极、基体 和栅极屏蔽上形成触点且在暴露的触点和栅极屏蔽上方沉积金属层；使用快速热退火RTA 在触点和栅极屏蔽上形成硅化物；以及沉积和限定绝缘层材料的最终层和最终金属层以在 BICMOS器件上形成互连件和接合焊盘。【附图说明】 图1是根据本专利技术的一个实施例的具有栅极屏蔽的CMOS晶体管结构的横截面图。 图IA是图1的放大截面图，其详述根据本专利技术的一个实施例的栅极屏蔽结构。 图2是根据本专利技术的另一个实施例的具有栅极屏蔽的CMO本文档来自技高网...

【技术保护点】
一种具有栅极屏蔽的横向扩散金属氧化物半导体，即LDMOS，其包括：衬底；形成在所述衬底的表面上的有源器件区；形成在所述有源器件区的LDMOS晶体管区域内的基体阱；也形成在有源器件区的所述LDMOS晶体管区域内的横向漏极阱，其中所述基体阱和所述横向漏极阱彼此隔开且不接触；形成在所述LDMOS晶体管区域内的源极和漏极，其中所述源极形成在所述基体阱内且所述漏极形成在所述横向漏极阱内，其中所述源极和漏极之间具有横向间距；形成在所述基体阱上的栅极结构，其位于所述源极和所述有源器件区之间的空间上；其中所述栅极结构包括应用在所述源极和所述有源器件区之间的所述基体阱的顶部上的栅极氧化层；形成在所述栅极氧化层的顶表面上的栅极多晶硅层；形成在所述栅极多晶硅层的顶表面上的栅极电极；形成在所述栅极电极和所述漏极之间的栅极屏蔽，其中所述屏蔽与所述栅极电极由基极屏蔽间隔棒分离；其中所述栅极屏蔽与所述栅极多晶硅层由栅极多晶间隔棒和屏蔽电介质分离；所述栅极屏蔽包括用在BICMOS晶片的双极晶体管区域内的双极基极结构，其中所述栅极屏蔽紧靠但不重叠所述栅极多晶硅层，并且被限制到栅极多晶硅层和所述横向漏极阱的一部分之间的有限区域；形成在所述LDMOS晶体管的所述源极、漏极、栅极、栅极屏蔽和基体上的源极触点、漏极触点、栅极触点、栅极屏蔽触点和基体触点；形成在所述LDMOS结构上的电介质，其包括用于所述源极触点、漏极触点、栅极触点和基体触点的开口；和金属层，其被沉积和限定以形成所述栅极电极、基体电极、源极电极、栅极屏蔽电极和漏极电极。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：J·A·巴伯库克，A·萨多夫尼科夫，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US