一种具有抗噪声干扰特性的电平移位电路制造技术

本发明专利技术属于电子电路技术领域，具体的说涉及一种具有抗噪声干扰特性的电平移位电路。本发明专利技术的电路，相比传统的电平移位电路的区别主要为，传统的高压电平位移电路使用电阻做负载，本发明专利技术的电平位移电路使用电容做负载，提高了高压电平位移电路的噪声免疫能力。本发明专利技术的有益效果为，本设计采用自反馈的方式控制负载电容充放电，简化了电路结构，缩小了电路面积，降低了电路功耗，减小了工艺难度。

【技术实现步骤摘要】

本专利技术属于电子电路
，具体的说涉及一种具有抗噪声干扰特性的电平移 位电路。
技术介绍
高压功率MOS栅驱动集成电路是HVIC(高压集成电路）的典型电路之一，由于其 高可靠性，面积小，效果高等特点被广泛应用于家用电器与工业设备、航空、航天、武器系统 等方面。HVIC的一个特性是内置高电平位移功能，能够将来自微控制器PffM输入直接转换 至高边功率器件，但由于HVIC对外部噪声敏感，因为其信号通过脉冲信号和SR锁存器进行 转换的，对于这种脉冲驱动HVIC，高dv/dt(dv/dt是电路能够承受的最大Vs变化率）开关 驱动IGBT是最危险的开关类型，所以其噪声免疫能力至关重要。目前，伴随着系统功耗的 降低，电路需求的开关速度将会更高，这造成了恢复电流的增加和dv/dt的升高。另外，负 Vs噪声抖动也会给电路造成极大的问题。 一种比较经典的高压电平位移电路如图1所示，包括3个N型LDMOS管、2个PMOS 管、2个齐纳二极管、4个电阻，由于LDMOS耐高压的特性，该电路通过N型高压LDMOS管 LDMOSl和LDM0S3及其负载电阻RUR4进行电平位移，可以弥补通常电平位移电路不耐高 压的缺点，并且具有功耗低的优点，尤其针对不同的占空比输入电压都可以有效的实现电 平位移。但是由于该电路需要通过使用V/I/V转换电路来提升其噪声免疫能力（其结构框 图如图2所示），此种电路结构复杂，需要电路面积大，工艺难度高，并且其噪声免疫能力有 限。
技术实现思路
本专利技术所要解决的，就是针对现有的电平位移电路存在的缺陷，提出一种具有抗 噪声干扰特性的电平移位电路，其原理框图如图3所示，上下两路窄带脉冲信号，经过本发 明的电平位移电路进行高压电平位移后，无需通过噪声消除电路，可直接经过RS触发器进 行信号恢复。 为实现上述目的，本专利技术采用如下技术方案： -种具有抗噪声干扰特性的电平移位电路，如图4所示，该电路由第一LDMOS管 LDM0S1、第二LDMOS管LDM0S2、第一PMOS管MP1、第二PMOS管MP2、第一电容C1、第二电容 C2、第一齐纳二极管Dl、第二齐纳二极管D2、第一缓冲器Bl和第二缓冲器B2构成；其中，第 一LDMOS管LDMOSl的栅极接第一输入信号，其漏极接第一PMOS管MPl的漏极，其源极接地； 第一PMOS管MPl的栅极接第一缓冲器Bl的输出端，其源极接高端浮动电源VB;第一缓冲器 Bl的输入接第一电容Cl的一端和第一齐纳二极管Dl的正极；第一电容Cl的另一端和第一 齐纳二极管Dl的负极接高端浮动电源VB;第一缓冲器Bl的输入端、第一电容Cl的一端、 第一齐纳二极管Dl的正极和第一PMOS管MPl漏极的连接点为第一输出端；第二LDMOS管 LDM0S2的栅极接第二输入信号，其漏极接第二PMOS管MP2的漏极，其源极接地；第二PMOS 管MP2的源极接高端浮动电源VB，其栅极接第二缓冲器B2的输出端；第二缓冲器B2的输 入端接第二电容C2的一端和第二齐纳二极管D2的正极；第二电容C2的另一端和第二齐纳 二极管D2的负极接高端浮动电源VB;第二缓冲器B2的输入端、第二电容B2的另一端、第 二齐纳二极管D2的正极和第二PMOS管MP2的漏极为第二输出端。 本专利技术总的技术方案，相比现有的高压电平位移电路使用电阻做负载，本专利技术的 电平位移电路使用电容做负载，提高了高压电平位移电路的噪声免疫能力。如图1所示结负载电阻的阻值、RpmsSPMOS管的等效电阻阻值）所以本专利技术电路中的dv/dt容限更大；(VL为输出低电平信号的电压值），而本电路采用电容做负载，V产0V。当VS〈0V时，后级电路的VT会下降，VT' =VT-a 为后级反相器的宽长比）。当输出端产生一 个低电平信号时，仅当VT' >VL>0V时有效，当VL>VT'时信号失效，实际测得传统电路的VL值为2V，本电路的VL几乎为0V，因此适应负Vs抖动能力更佳 本专利技术的有益效果为，本设计采用自反馈的方式控制负载电容充放电，简化了电 路结构，缩小了电路面积，降低了电路功耗，减小了工艺难度。【附图说明】 图1为现有的一种经典电平位移电路图； 图2为一种常见的高压MOS栅驱动电路的原理框图； 图3为本专利技术所述的一种具有抗噪声干扰特性的电平移位电路的原理框图； 图4为本专利技术所述的一种具有抗噪声干扰特性的电平移位电路的电路示意图； 图5为本专利技术所述的一种具有抗噪声干扰特性的电平移位电路的仿真结果图； 图6为本专利技术所述的一种具有抗噪声干扰特性的电平移位电路的输出结果图。【具体实施方式】 下面结合附图，详细描述本专利技术的技术方案： 本专利技术的一种具有抗噪声干扰特性的电平移位电路，如图4所示，该电路由第一 LDMOS管LDMOSl、第二LDMOS管LDM0S2、第一PMOS管MPl、第二PMOS管MP2、第一电容Cl、第 二电容C2、第一齐纳二极管D1、第二齐纳二极管D2、第一缓冲器Bl和第二缓冲器B2构成； 其中，第一LDMOS管LDMOSl的栅极接第一输入信号，其漏极接第一PMOS管MPl的漏极，其 源极接地；第一PMOS管MPl的栅极接第一缓冲器Bl的输出端，其源极接高端浮动电源VB; 第一缓冲器Bl的输入接第一电容Cl的一端和第一齐纳二极管Dl的正极；第一电容Cl的 另一端和第一齐纳二极管Dl的负极接高端浮动电源VB;第一缓冲器Bl的输入端、第一电 容Cl的一端、第一齐纳二极管Dl的正极和第一PMOS管MPl漏极的连接点为第一输出端； 第二LDMOS管LDM0S2的栅极接第二输入信号，其漏极接第二PMOS管MP2的漏极，其源极接 地；第二PMOS管MP2的源极接高端浮动电源VB，其栅极接第二缓冲器B2的输出端；第二缓 冲器B2的输入端接第二电容C2的一端和第二齐纳二极管D2的正极；第二电容C2的另一 端和第二齐纳二极管D2的负极接高端浮动电源VB;第二缓冲器B2的输入端、第二电容C2 的另一端、第二齐纳二极管D2的正极和第二PMOS管MP2的漏极为第二输出端。 本专利技术的工作原理为： 高端电路的高压部分的电源VB是浮空电压，最后输出的高端驱动信号的高电平 为VB，低电平为VB-Velamp (Velamp是齐纳二极管的钳位电压，齐纳二极管耐压5. 7V~7V，本电 路中为两个反向串联的齐纳二极管）电平位移电路的功能是将高端电路低压部分的输出 传送到高压部分，该部分电路是驱动电路的关键部分。 电路结构左右对称，以电路左侧为例子进行说明，上级电路中的窄带脉冲信号 (宽度大约200ns)控制着N型LDMOSl管的开启与关断，N型LDMOSl管开启的时候，第 一电容Cl的下端积累负电荷充电，输出信号为低电平，输出信号经过一个延迟td后抵达 (LDM0S1管关断后信号抵达）PMOS管MPl的栅极，PMOS管MPl开启（此时LDMOSl管已经关 断），第一电容Cl的下端释放负电荷放电，输出信号跳变为高电平，输出信号经过一个延迟 td后抵达PMOS管MP1的栅极，PMOS管MP1关闭，当N型LDMOS1管关闭的时候，输出端保持 高电平，左右两路输出信号分别经过一个Buff后分别连接到RS触发器的S、R端，RS触发 器的Q端即为电平位本文档来自技高网...

【技术保护点】
一种具有抗噪声干扰特性的电平移位电路，该电路由第一LDMOS管(LDMOS1)、第二LDMOS管(LDMOS2)、第一PMOS管(MP1)、第二PMOS管(MP2)、第一电容(C1)、第二电容(C2)、第一齐纳二极管(D1)、第二齐纳二极管(D2)、第一缓冲器(B1)和第二缓冲器(B2)构成；其中，第一LDMOS管(LDMOS1)的栅极接第一输入信号，其漏极接第一PMOS管(MP1)的漏极，其源极接地；第一PMOS管(MP1)的栅极接第一缓冲器(B1)的输出端，其源极接高端浮动电源VB；第一缓冲器(B1)的输入接第一电容(C1)的一端和第一齐纳二极管(D1)的正极；第一电容(C1)的另一端和第一齐纳二极管(D1)的负极接高端浮动电源VB；第一缓冲器(B1)的输入端、第一电容(C1)的一端、第一齐纳二极管(D1)的正极和第一PMOS管(MP1)漏极的连接点为第一输出端；第二LDMOS管(LDMOS2)的栅极接第二输入信号，其漏极接第二PMOS管(MP2)的漏极，其源极接地；第二PMOS管(MP2)的源极接高端浮动电源VB，其栅极接第二缓冲器(B2)的输出端；第二缓冲器(B2)的输入端接第二电容(C2)的一端和第二齐纳二极管(D2)的正极；第二电容(C2)的另一端和第二齐纳二极管(D2)的负极接高端浮动电源VB；第二缓冲器(B2)的输入端、第二电容(C2)的另一端、第二齐纳二极管(D2)的正极和第二PMOS管(MP2)的漏极为第二输出端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：方健，刘力荣，任少东，姚易寒，钟皓月，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51