本发明专利技术公开了一种提高隧道氧化层可靠性的方法，首先提供一半导体衬底；接着在衬底表面形成隧道氧化层，隧道氧化层为二氧化硅薄膜层；然后采用SPA工艺在所述隧道氧化层的上表面形成一SiOxNy层；最后对隧道氧化层进行退火。本发明专利技术提供的提高隧道氧化层可靠性的方法，由于硅氮化学键的键能大于硅氧化学键的键能，因此后续氧化工艺中，避免了隧道氧化层出现鸟嘴效应，提高了隧道氧化层的均匀度，改善了隧道氧化层的品质，使半导体器件的失效率降低，进而提高了良品率。
【技术实现步骤摘要】
本专利技术属于半导体集成电路制造设备领域，涉及。
技术介绍
随着便携式电子设备的高速发展，对数据存储的要求越来越高。通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源断电时丢失数据，而非易失性存储器即使在电源中断时仍可保持数据。因此，非易失性存储器成为便携式电子设备中最主要的存储部件，并已经被广泛的应用。在非易失性存储器中，闪存(flash memory)由于其很高的芯片存储密度，以及较佳的工艺适应性，已经成为一种极为重要的器件。通常闪存可以分为NAND闪存和NOR闪存。请参照图1，其所绘示为闪式存储器的结构剖面图。P型的半导体衬底10上形成有依序堆栈的隧道氧化层20、浮置栅(Floating Gate) 30、介电层40、以及控制栅(Control Gate) 50,且半导体衬底10的上表面形成有N型的漏极70与源极60，其中隧道氧化层20的成分可例如为二氧化硅(S12)，浮置栅30及控制栅50的成分可例如为多晶硅(Poly-Silicon)，且介电层40的成分可例如为二氧化娃或氮化娃(Silicon Nitride ；Si3N4)。NOR闪存对隧道氧化层的质量要求非常高，不仅要求无缺陷、高密度，更要求厚度的均匀性要好。这是因为NOR闪存最重要的产品质量指标是数据保持力(Retent1n)和编程擦除循环次数(Cycling)，隧道氧化层的厚度均匀性不好直接导致的后果Retent1n和Cycling 失效。现有的快闪存储器的制造方法，包括以下步骤:首先在半导体衬底上形成隧道氧化层，然后在隧道氧化层上依次形成控制栅极和浮置栅极，接着在栅极的两侧的半导体衬底内形成源极以及漏极，最后进行金属连线，形成快闪存储器。其中，大多利用热氧化炉以热炉管工艺(Furnace Process)成长二氧化娃来当作隧道氧化层，再利用热炉管工艺进行隧道氧化层的退火。一般，隧道氧化层制作完成后，接着在隧道氧化层上形成浮置栅极，通常采用炉管的低压化学气相沉积工艺来制备多晶硅；但是，由于后续工艺中存在氧化反应，期间会使用O2或者H2O来氧化。O2或者H2O与多晶硅反应产生S12，即:Si+02—S1 2或51+!120—S12,产生如图2所示的鸟嘴效应的隧道氧化层，即隧道氧化层边缘的厚度大于等于中间的厚度，使隧道氧化层质量变差，影响产品可靠性。因此，本领域技术人员亟需提供，避免隧道氧化层出现鸟嘴效应，抑制后续氧化工艺带来的附加氧化。
技术实现思路
本专利技术所要解决的技术问题是提供，避免隧道氧化层出现鸟嘴效应，抑制后续氧化工艺带来的附加氧化。为了解决上述技术问题，本专利技术提供了，其特征在于，包括以下步骤:步骤S01、提供一半导体衬底；步骤S02、在衬底表面形成隧道氧化层，所述隧道氧化层为二氧化硅薄膜层；步骤S03、采用SPA工艺在所述隧道氧化层的上表面形成一 S1xNy层；步骤S04、对所述隧道氧化层进行退火。优选的，步骤S03中，在温度为300?500°C、大气压为0.1?0.3torr的条件下，通入氮气，使二氧化娃和氮气反应生成S1xNy层。优选的，所述S1xNy层的厚度为10?30埃。优选的，步骤S02中，采用炉管工艺在在衬底表面形成隧道氧化层。优选的，生长所述隧道氧化层的温度为900?1000°C。优选的，所述步骤S02之后，还包括:通入N2O气体，使隧道氧化层的下表面产生一S1xNy 层。优选的，生长隧道氧化层的下表面的S1xNy层的温度为900?1000°C，时间为10 ?20min。优选的，所述N2O气体的流速为I?5slm。优选的，所述步骤S04中，退火温度为1000°C，退火时间为5min。优选的，所述退火所需的气体为氮气。与现有的方案相比，本专利技术提供的提高隧道氧化层可靠性的方法，由于硅氮化学键的键能大于硅氧化学键的键能，因此后续氧化工艺中，避免了隧道氧化层出现鸟嘴效应，提高了隧道氧化层的均匀度，改善了隧道氧化层的品质，使半导体器件的失效率降低，进而提尚了良品率。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中闪式存储器的结构剖面图；图2为现有技术中产生鸟嘴效应的隧道氧化层的结构示意图；图3为本专利技术提高隧道氧化层可靠性的方法的流程示意图；图4为本专利技术中隧道氧化层的结构示意图。图中附图标记为:10、半导体衬底；20、隧道氧化层；30、浮置栅；40、介电层；50、控制栅；60、源极；70、漏极；80、S1xNy 层。【具体实施方式】为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。上述及其它技术特征和有益效果，将结合实施例及附图3至4对本专利技术的提高隧道氧化层可靠性的方法进行详细说明。图3为本专利技术提高隧道氧化层可靠性的方法的流程示意图；图4为本专利技术中隧道氧化层的结构示意图。如图3所示，本专利技术提供了，包括以下步骤:步骤S01、提供一半导体衬底10。步骤S02、在衬底10表面形成隧道氧化层20，隧道氧化层20为二氧化硅薄膜层；可采用炉管工艺在在衬底10表面形成隧道氧化层20，生长隧道氧化层20的温度优选为900?1000°C，隧道氧化层20的厚度优选为90?110埃，例如100埃。同时，形成隧道氧化层20后，还可以通入N2O气体，使隧道氧化层20的下表面产生一 S1xNy层80。生长隧道氧化层20的下表面的S1xNy层80的温度为900?1000°C，时间为10?20min，N20气体的流速为I?5slm。隧道氧化层N2O掺氮工艺中S1-N键取代S1-O键，即S12变为S1xNy (Oxynitride)。其中S1-N主要集中在S1-S1 2界面，即隧道氧化层20的下表面。步骤S03、采用SPA (slot plane antenna)工艺在隧道氧化层20的上表面形成一S1xNy层80 ；S1xNy层80的厚度优选为10?30埃。SPA工艺其可以在低温下产生浓度分布均匀的高密度等离子体，等离子体由多个缝隙的平面天线将微波导入容器内形成气体的微波激发的高密度等离子体，等离子体在温度为300?500°C、大气压为0.1?0.3torr的条件下与隧道氧化层20产生反应，反应气体优选为氮气，使隧道氧化层20和氮气反应生成S1xNy层80。N2经过激发的高密度等离子体后转化为活性基团N*，即N2— 2N*。N*活性基团使隧道氧化层的上表面S1-O键断开，形成S1-N键。O*扩散到下面S1-Si02界面形成S1-O键。如图4所示，隧道氧化层20的上表面形成含有S1-N键的S1xNy层80。由于该S1xNy层80，后续氧化工艺中，避免了隧道氧化层20出现鸟嘴效应，提高了隧道氧化层20的均匀度。步骤S04、对隧道氧化层20本文档来自技高网...
【技术保护点】
一种提高隧道氧化层可靠性的方法，其特征在于，包括以下步骤：步骤S01、提供一半导体衬底；步骤S02、在衬底表面形成隧道氧化层，所述隧道氧化层为二氧化硅薄膜层；步骤S03、采用SPA工艺在所述隧道氧化层的上表面形成一SiOxNy层；步骤S04、对所述隧道氧化层进行退火。
【技术特征摘要】
【专利技术属性】
技术研发人员：江润峰，胡荣，孙勤，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。