用于氧化物半导体薄膜晶体管的扫描驱动电路制造技术

本发明专利技术公开了一种用于氧化物半导体薄膜晶体管的扫描驱动电路，该用于氧化物半导体薄膜晶体管的扫描驱动电路包括多个级联的GOA单元以及共享的辅助反相器，每个GOA单元均包括主反相器，该辅助反相器与每个主反相器连接形成对应的下拉维持电路部分，能够实现多级GOA电路的下拉维持电路的共享，从而减少TFT元件的数量，以减少GOA版图空间和降低电路功耗。

【技术实现步骤摘要】
用于氧化物半导体薄膜晶体管的扫描驱动电路
本专利技术涉及液晶显示
，特别是涉及一种用于氧化物半导体薄膜晶体管的扫描驱动电路。
技术介绍
GOA(GateDriveOnArray)，是利用薄膜晶体管(thinfilPtransistor，TFT)液晶显示器阵列(Array)制程将栅极驱动器制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。通常，GOA电路主要由上拉部分(Pull-uppart)、上拉控制部分(Pull-upcontrolpart)、下传部分(Transferpart)、下拉部分(Pull-downpart)、下拉维持电路部分(Pull-downHoldingpart)、以及负责电位抬升的上升部分(Boostpart)组成，上升部分一般由一自举电容构成。上拉部分主要负责将输入的时钟信号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制部分主要负责控制上拉部分的打开，一般是由上级GOA电路传递来的信号作用。下拉部分主要负责在输出扫描信号后，快速地将扫描信号(亦即薄膜晶体管的栅极的电位)拉低为低电平。下拉维持电路部分则主要负责将扫描信号和上拉部分的信号保持在关闭状态(即设定的负电位)。上升部分则主要负责对上拉部分的电位进行二次抬升，确保上拉部分的正常输出。而现有技术中(如图1所示)，氧化物半导体薄膜晶体管的扫描驱动电路一般是多级相同的GOA电路进行级联连接，每一级GOA电路的下拉维持电路都相同，但是由于下拉维持电路包含较多的TFT元件，这样会增加GOA版图空间，而且也会增加电路功耗。
技术实现思路
本专利技术主要解决的技术问题是提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路，能够实现多级GOA电路的下拉维持电路的共享，从而减少TFT元件的数量，以减少GOA版图空间和降低电路功耗。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路，所述电路包括级联的P个GOA单元，每个GOA单元包括上拉控制部分、上拉部分、下传部分、第一下拉部分、自举电容部分和主反相器部分；所述电路还包括辅助反相器，每级连接关系中的所述主反相器部分与所述辅助反相器连接形成对应的所述GOA单元的下拉维持部分；设定P、N均为正整数，且N≤P；其中，第N级连接关系中，所述主反相器部分包括：第五十一晶体管(T51)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第四节点(S(N))；第五十二晶体管(T52)，栅极电性连接于第一节点(Q(N))，漏极电性连接于所述第四节点(S(N))，源极电性连接于第一负电位(VSS1)；第五十三晶体管(T53)，栅极电性连接于所述第四节点(S(N))，漏极电性连接于所述恒压高电位(DCH)，源极电性连接于第二节点(P(N))；第五十四晶体管(T54)，栅极电性连接于所述第一节点(Q(N))，漏极电性连接于所述第二节点(P(N))，源极电性连接于第三节点(K(N))；所述辅助反相器包括：第七十三晶体管(T73)，栅极与第1级连接关系中的所述主反相器的第四节点(S(1))电性连接，漏极电性连接于恒压高电位(DCH)；第七十四晶体管(T74)，栅极与最后一级连接关系中的所述主反相器的第四节点(S(P))电性连接，漏极电性连接于所述第三节点(K(N))，源极电性连接于所述第七十三晶体管(T73)的源极；第七十五晶体管(T75)，栅极与第1级连接关系中的所述主反相器的第一节点(Q(1))电性连接，漏极电性连接于所述第三节点(K(N))，源极电性连接于恒压低电位(DCL)；第七十六晶体管(T76)，栅极与最后一级连接关系中的所述主反相器的第一节点(Q(P))电性连接，漏极电性连接于所述恒压低电位(DCL)，源极电性连接所述第三节点(K(N))。其中，第N级连接关系中，所述上拉部分包括第二十一晶体管(T21)，所述第二十一晶体管(T21)的栅极电性连接于第一节点(Q(N))，漏极电性连接于时钟信号(CK(n))，源极电性连接于输出端(G(N))；所述下传部分包括第二十二晶体管(T22)，所述第二十二晶体管(T22)的栅极电性连接于第一节点(Q(N))，漏极电性连接于时钟信号(CK(n))，源极电性连接于驱动输出端(ST(N))；所述自举电容部分包括一电容(Cb)，所述电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于输出端(G(N))。其中，所述时钟信号(CK(n))的波形占空比不大于25/75。其中，所述时钟信号(CK(n))的波形占空比等于25/75。其中，当P＝3时，所述时钟信号(CK(n))包含四组时钟信号：第一时钟信号(CK(1))、第二时钟信号(CK(2))、第三时钟信号(CK(3))、第四时钟信号(CK(4))。其中，当P＝5时，所述时钟信号(CK(n))包含八组时钟信号：第一时钟信号(CK(1))、第二时钟信号(CK(2))、第三时钟信号(CK(3))、第四时钟信号(CK(4))、第五时钟信号(CK(5))、第六时钟信号(CK(6))、第七时钟信号(CK(7))、第八时钟信号(CK(8))。其中，在所述扫描驱动电路的第一级联关系中的所述第一节点(Q(1))的信号输出第一波形呈“凸”字形，最后一级的级联关系中的所述第一节点(Q(P))的信号输出第二波形均呈“凸”字形，并根据所述第一波形和第二波形交叠部分对应的信号控制所述辅助反相器。其中，所述扫描驱动电路采用的级传方式是第N-2级传给第N级。其中，所述扫描驱动电路的第一级连接关系中，第十一晶体管(T11)的栅极和漏极电性连接于电路的启动信号端(STV)。其中，所述扫描驱动电路的最后一级连接关系中，第四十一晶体管(T41)的栅极电性连接于电路的启动信号端(STV)。本专利技术的有益效果是：本专利技术提供了一种用于氧化物半导体薄膜晶体管的扫描驱动电路，该用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路部分具有主反相器，还包括一个公共的辅助反相器，该辅助反相器能够与每个主反相器连接形成对应的下拉维持电路部分，能够实现多级GOA电路的下拉维持电路的共享，从而减少TFT元件的数量，以减少GOA版图空间和降低电路功耗。附图说明图1为现有技术中用于氧化物半导体薄膜晶体管的扫描驱动电路第N级GOA单元的电路图；图2为本专利技术第一实施方式中的用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路的电路图；图3为具有图2所示的下拉维持电路的用于氧化物半导体薄膜晶体管的扫描驱动电路的波形设置和关键节点的输出波形图；图4为本专利技术第二实施方式中的用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路的电路图；图5为具有图4所示的下拉维持电路的用于氧化物半导体薄膜晶体管的扫描驱动电路的波形设置和关键节点的输出波形图。具体实施方式下面结合附图和实施方式对本专利技术进行详细说明。请参阅图1，为现有技术中用于氧化物半导体薄膜晶体管的扫描驱动电路第N级GOA单元的电路图。该用于氧化物半导体薄膜晶体管的扫描驱动电路包括级联的P个GOA单元，P、N为正整数，且N≤P，该第N级GOA单元10包括上拉控制部分100、上拉部分200、下传部分300、第一下拉部分400、自举电容部分500和下拉维持电本文档来自技高网...

【技术保护点】
一种用于氧化物半导体薄膜晶体管的扫描驱动电路，所述电路包括级联的P个GOA单元，每个GOA单元包括上拉控制部分、上拉部分、下传部分、第一下拉部分、自举电容部分和主反相器部分；其特征在于，所述电路还包括辅助反相器，每级连接关系中的所述主反相器部分与所述辅助反相器连接形成对应的所述GOA单元的下拉维持部分；设定P、N均为正整数，且N≤P；其中，第N级连接关系中，所述主反相器部分包括：第五十一晶体管(T51)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第四节点(S(N))；第五十二晶体管(T52)，栅极电性连接于第一节点(Q(N))，漏极电性连接于所述第四节点(S(N))，源极电性连接于第一负电位(VSS1)；第五十三晶体管(T53)，栅极电性连接于所述第四节点(S(N))，漏极电性连接于所述恒压高电位(DCH)，源极电性连接于第二节点(P(N))；第五十四晶体管(T54)，栅极电性连接于所述第一节点(Q(N))，漏极电性连接于所述第二节点(P(N))，源极电性连接于第三节点(K)；所述辅助反相器包括：第七十三晶体管(T73)，栅极与第1级连接关系中的所述主反相器的第四节点(S(1))电性连接，漏极电性连接于恒压高电位(DCH)；第七十四晶体管(T74)，栅极与最后一级连接关系中的所述主反相器的第四节点(S(P))电性连接，漏极电性连接于所述第三节点(K)，源极电性连接于所述第七十三晶体管(T73)的源极；第七十五晶体管(T75)，栅极与第1级连接关系中的所述主反相器的第一节点(Q(1))电性连接，漏极电性连接于所述第三节点(K)，源极电性连接于恒压低电位(DCL)；第七十六晶体管(T76)，栅极与最后一级连接关系中的所述主反相器的第一节点(Q(P))电性连接，漏极电性连接于所述恒压低电位(DCL)，源极电性连接所述第三节点(K)。...

【技术特征摘要】
1.一种用于氧化物半导体薄膜晶体管的扫描驱动电路，所述电路包括级联的P个GOA单元，每个GOA单元包括上拉控制部分、上拉部分、下传部分、第一下拉部分、自举电容部分和主反相器部分；其特征在于，所述电路还包括辅助反相器，每级连接关系中的所述主反相器部分与所述辅助反相器连接形成对应的所述GOA单元的下拉维持部分；设定P、N均为正整数，且N≤P；其中，第N级连接关系中，所述主反相器部分包括：第五十一晶体管(T51)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第四节点(S(N))；第五十二晶体管(T52)，栅极电性连接于第一节点(Q(N))，漏极电性连接于所述第四节点(S(N))，源极电性连接于第一负电位(VSS1)；第五十三晶体管(T53)，栅极电性连接于所述第四节点(S(N))，漏极电性连接于所述恒压高电位(DCH)，源极电性连接于第二节点(P(N))；第五十四晶体管(T54)，栅极电性连接于所述第一节点(Q(N))，漏极电性连接于所述第二节点(P(N))，源极电性连接于第三节点(K(N))；所述辅助反相器包括：第七十三晶体管(T73)，栅极与第1级连接关系中的所述主反相器的第四节点(S(1))电性连接，漏极电性连接于恒压高电位(DCH)；第七十四晶体管(T74)，栅极与最后一级连接关系中的所述主反相器的第四节点(S(P))电性连接，漏极电性连接于所述第三节点(K(N))，源极电性连接于所述第七十三晶体管(T73)的源极；第七十五晶体管(T75)，栅极与第1级连接关系中的所述主反相器的第一节点(Q(1))电性连接，漏极电性连接于所述第三节点(K(N))，源极电性连接于恒压低电位(DCL)；第七十六晶体管(T76)，栅极与最后一级连接关系中的所述主反相器的第一节点(Q(P))电性连接，漏极电性连接于所述恒压低电位(DCL)，源极电性连接所述第三节点(K(N))。2.根据权利要求1所述用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，第N级连接关系中，所述上拉部分包括第二十一晶体管(T21)，所述第二十一晶体管(T21)的栅极电性连接于第一节点(Q(N))，漏极电性连接于时钟信号(CK(n))，源极电性连接于输出端(G(N))；所述下传部分包括第二十二晶体管(T22)，所述第二十二晶体管(T22)的...

【专利技术属性】
技术研发人员：戴超，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44