三维偏置印录存储器制造技术

本发明专利技术提出一种三维偏置印录存储器（3D-oP）。与常规的三维掩膜编程只读存储器（3D-MPROM）相比，其所需的数据掩膜版的数量较少，故其掩膜版成本较低。对应于不同存储层/数码位的掩膜图形被合并到一多区域数据掩膜版上。在不同的印录步骤中，晶圆相对于该多区域数据掩膜版的偏置量不同。因此，来自同一数据掩膜版的数据图形被印录到不同存储层/数码位的数据录入膜中。

【技术实现步骤摘要】
三维偏置印录存储器
本专利技术涉及集成电路存储器领域，更确切地说，涉及掩膜编程只读存储器（mask-ROM）。
技术介绍
三维掩膜编程只读存储器（3D-MPROM）是实现海量出版的理想媒介。美国专利5,835,396披露了一种3D-MPROM。3D-MPROM含有多个垂直堆叠的存储层，每个存储层含有多个存储元。每个存储元含有一个二极管。二极管可以广义定义为任何具有如下特性的两端口器件：当其所受电压的大小小于读电压，或者其所受电压的方向与读电压不同时，其电阻大于在读电压下的电阻。每个存储层还至少含有一层数据录入膜。数据录入膜中的图形为数据图形，它代表其所存储的数据。数据录入膜中的图形是通过图形转换得来的。图形转换，又称为印录（print），将图形从一块掩膜版转换到一层集成电路的薄膜中。在以往技术中，由于每个存储层和每个数码位均需要一块数据掩膜版，xMxn3D-MPROM（含有M个存储层、且每个存储元含有n个数据位）需要M×n块数据掩膜版。在22nm节点，一块数据掩膜版的成本为25万美元，一套x8x23D-MPROM所需数据掩膜版（包括16块数据掩膜版）的成本高达4百万美元。如此高昂的数据掩膜版成本将极大地限制3D-MPROM的广泛应用。
技术实现思路
本专利技术的主要目的是提供一种具有较低数据录入成本的3D-MPROM。本专利技术的另一目的是提供一种减少3D-MPROM所需数据掩膜版数目的方法。根据这些以及别的目的，本专利技术提出一种三维偏置印录存储器（three-dimensionaloffset-printedmemory，简称为3D-oP）。3D-oP是一种改进的3D-MPROM，它通过偏置印录来录入数据。为了实现偏置印录，对应于不同存储层/数码位的掩膜图形被合并到一多区域数据掩膜版上。在不同的印录步骤中，晶圆相对于该多区域数据掩膜版的偏置量不同。因此，来自同一数据掩膜版的掩膜图形被印录到不同存储层/数码位的数据录入膜中。偏置印录可以减少存储器所需数据掩膜版的数量，从而降低数据录入成本。本专利技术中，掩膜版可以泛指任何印录工艺采用的图形承载装置，包括模版。在同一3D-oP批次中，所有3D-oP芯片均由同一套数据掩膜版来印录。虽然芯片之间可能有不同的数码阵列序列，但是所有芯片均具有同样的数码阵列集合。这里，数码阵列是由一个数据图形在对应于每个存储元的位置所代表的数码值构成的阵列；数码阵列序列是指一个3D-oP芯片中所有数码阵列（包括所有存储层和所有数码位的数码阵列）按照一点顺序（如按照离衬底的远近）而形成的序列；数码阵列集合是指该3D-oP芯片中所有数码阵列的集合。顾名思义，集合只与其所含元素有关，与顺序无关。为了不让用户感知数码阵列序列的差异，3D-oP最好含有一个可设置输入/输出（configurableinput/output）。对于同一3D-oP批次中不同芯片，该可设置输入/输出根据其数码阵列序列来设置该芯片的输入/输出。相对于一个参照的3D-oP芯片，如果此3D-oP芯片中有两个存储层的数码阵列顺序是相互交换的，则可设置输入/输出需要改变该3D-oP芯片的至少部分输入地址；如果此3D-oP芯片中有两个数码位的数码阵列顺序是相互交换的，则可设置输入/输出需改变该3D-oP芯片输出中至少部分输出位的顺序。附图说明图1A-图1B表示一种偏置印录法中使用的两个印录步骤。图2是一个多区域数据掩膜版的简单例子。图3A-图3B表示多区域数据掩膜版中两个数据掩膜区域分别代表的数码阵列m(1)、m(2)。图4A-图4B是同一x2x13D-oP批次中两个3D-oP芯片18a、18b的截面图。图5A-图5B是同一x1x23D-oP批次中两个3D-oP芯片18c、18d的截面图。图6表示一种3D-oP的电路框图。图7A表示一种x2x13D-oP的电路框图；图7B表示一种x1x23D-oP的电路框图。图8是一种x2x23D-oP的截面图。图9表示一种x2x23D-oP所采用的多区域数据掩膜版，以及一个曝光场区内的所有芯片。图10列出在x2x23D-oP的每个印录步骤后，每个芯片上每个数据录入膜中的数码阵列。图11表示一种x2x23D-oP的电路框图。图12是一种x3x3x13D2-oP封装的截面图。图13表示一种3D2-oP封装的电路框图。图14表示一种3D2-oP封装所采用的多区域数据掩膜版，以及一个曝光场区内的所有芯片。图15列出在3D2-oP封装的每个印录步骤后，每个芯片上每个数据录入膜中的数码阵列。图16列出一个3D2-oP批次中的三种3D2-oP封装。注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。具体实施方式为了减少数据掩膜版的数目，本专利技术提出一种三维偏置印录存储器（3D-oP）。它通过偏置印录法来录入数据。偏置印录法是印录法中的一种。主要的印录法包括光刻法（photo-lithography）和压印法（imprint-lithography，也称为nano-imprintlithogrpahy，简称为NIL）（参见中国专利申请“三维印录存储器”）：光刻法通过数据掩膜版来录入数据；而压印印录通过数据模版（template，也称为master、stamp、或mold等）来录入数据。图1A-图1B表示一种偏置印录法中使用的两个印录步骤。它采用一块多区域数据掩膜版8。在该实施例中，多区域数据掩膜版8含有两个不同存储层16A、16B的掩膜图形。它们分别位于数据掩膜版区域8a、8b中。偏置印录法包括如下两个印录步骤。在第1印录步骤（见图1A，如印录第一存储层16A的光刻步骤A）时，芯片18a的原点O18a与数据掩膜区域8a的原点OM对齐。在曝光步骤E1a时，数据掩膜区域8a被印录到芯片18a中存储层16A的数据录入膜6A中；在曝光步骤E1b时，数据掩膜区域8b被印录到芯片18b中存储层16A的数据录入膜6A中。在第2印录步骤（见图1B，如印录第二存储层16B的光刻步骤B）时，晶圆9相对于它在第1印录步骤时的对准位置偏置了距离Sy。用dy表示芯片18a和芯片18b之间的距离。如果Sy=dy，则芯片18b的原点O18b与原点OM对齐。在曝光步骤E2a时，数据掩膜区域8a被印录到芯片18b中存储层16B的数据录入膜6B中。在对下一个曝光场区（exposurefield）E2b曝光时，只要步进距离Dy是dy的两倍，即Dy=2dy，则数据掩膜区域8b将被印录到芯片18a中存储层16B之数据录入膜6B中。最后，当完成上述两个光刻步骤A、B之后，在芯片18a中，数据掩膜区域8a、8b被印录到存储层16A、16B之数据录入膜6A、6B中；芯片18b中，它们被印录到存储层16B、16A之数据录入膜6B、6A中。图2是一个多区域数据掩膜版8的简单例子。每个数据掩膜区域8a、8b含有一个掩膜元阵列“aa”-“bd”。在数据掩膜区域8a中，在掩膜元“ca”、“bb”、“ab”处的明图形形成掩膜开口8ca、8xb。在数据掩膜区域8b中，在掩膜元“aa”、“da”、“bb”处的明图形形成掩膜开口8aa、8da、8bb。如果采用如下定义：暗掩膜本文档来自技高网...

【技术保护点】
一种三维偏置印录存储器，其特征在于包括：一半导体衬底；多个堆叠在该衬底上并与之耦合的存储层，所述多个存储层相互堆叠，每个存储层含有至少一层数据录入膜，该数据录入膜中的图形代表一数码阵列；一可设置输入/输出，该可设置输入/输出根据该存储器中数码阵列序列来设置该存储器的输入/输出。

【技术特征摘要】
1.一种三维偏置印录存储器，其特征在于包括：一半导体衬底；多个堆叠在该衬底上并与之耦合的存储层，所述多个存储层相互堆叠，每个存储层含有至少一层数据录入膜，该数据录入膜中的图形代表一数码阵列；在同一批次所述三维偏置印录存储器中，所有存储器均含有同样一组数码阵列集合；在至少两个存储器中，数码阵列序列不同；一可设置输入电路，该可设置输入电路根据该存储器的数码阵列序列设置该存储器的输入。2.根据权利要求1所述的存储器，其特征还在于：所述批次中含有第一和第二存储器，该第一和第二存储器均含有第一和第二存储层，所述第二存储层位于所述第一存储层之上；其中，所述第一存储器中的所述第一存储层存储一第一数码阵列，所述第一存储器中的所述第二存储层存储一第二数码阵列；所述第二存储器中的所述第一存储层存储该第二数码阵列，所述第二存储器中的所述第二存储层存储该第一数码阵列。3.根据权利要求1所述的存储器，其特征还在于：所述可设置输入电路改变外部输入地址。4.根据权利要求1所述的存储器，其特征还在于：所述数据录入膜中的图形由光刻法（photo-lithography）形成。5.根据权利要求1所述的存储器，其特征还在于：所述数据录入膜中的图形由压印法（imprint-lithography）形成。6.一种三维偏置印录存储器，其...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：杭州海存信息技术有限公司，
类型：发明
国别省市：浙江;33