本发明专利技术提供了一种电阻式存储装置、电阻式存储装置的操作方法，该电阻式存储装置包括：一具有多个垂直结构的3D存储单元阵列，3D存储单元阵列的存储单元位于上述垂直结构的侧壁，上述存储单元的第一部分施加一第一电压，使第一部分的存储单元作为工作存储器，上述存储单元的第二部分施加一第二电压，使第二部分的存储单元作为储存存储器。此外，本发明专利技术的第一部分存储单元在温度为90℃～100℃的可靠度可大于1015，可作为一工作存储装置，且第二部分存储单元有较佳的持久度，使其持久度足够好可作为一储存存储装置。
【技术实现步骤摘要】
本专利技术是关于一种存储器装置，且特别关于一种。
技术介绍
随着集成电路功能性的增加，对存储器的需求亦随之增加。设计者已着眼于减少存储器元件的尺寸，并于单位区域内堆叠更多的存储器元件，以达到更多的容量并使每位所需的成本更低。在最近几十年中，由于光刻技术的进步，快闪存储器已广泛用作大容量且不昂贵的非易失性存储器，其可在电源关闭时仍储存数据。此外，快闪存储器可通过三维(3D)交错阵列来达到高密度，例如使用垂直NAND存储单元堆叠。然而，已发现的是，快闪存储器的尺寸微缩会随成本增高而受限。设计者正在寻找下一代的非易失性存储器，例如磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)、相变化随机存取存储器(Phase ChangeRandom Access Memory, PCRAM)、导电桥接式随机存取存储器(Conductive BridgingRandom Access Memory, CBRAM)及电阻式随机存取存储器(Resistive Random AccessMemory, RRAM)，以增加写入速度及减少功耗。在上述种类的非易失性存储器中，RRAM的结构简单、且具有简单的交错阵列及可于低温制造，使得RRAM具有最佳的潜力来取代现有的快闪存储器。虽然RRAM交错阵列的结构简单，但在制造上仍有许多问题待解决，特别是其3D交错阵列。如无法形成3D交错阵列，就高容量的数据储存装置来说，RRAM的每位成本有可能无法与3D NAND存储器竞争。此外，传统的计算装置，其工作存储器(working memory)和储存存储器(storagememory)使用不同的存储装置(例如工作存储器使用随机存取存储器，储存存储器使用快闪存储器)，无法使得装置尺寸有效的微缩。
技术实现思路
本专利技术要解决的技术问题为:提供一种，以解决上述问题。本专利技术解决问题的技术方案为:提供一种电阻式存储装置，包括:一基底；一存储单元阵列，包括沿基底表面垂直方向延伸的多个垂直结构；多个第一导线，其中上述第一导线中相邻的两第一导线间设置一绝缘层；一第一电阻转换层和一第二电阻转换层，设置于上述垂直结构的侧壁上；多个第二导线，沿与上述第一导线垂直的方向延伸；其中存储单元阵列包括多个存储单元；其中上述存储单元的第一部分施加一第一电压，使第一部分的存储单元作为工作存储器，上述存储单元的第二部分施加一第二电压，使第二部分的存储单元作为储存存储器。本专利技术还提供一种电阻式存储装置，包括:一具有多个垂直结构的3D存储单元阵列，3D存储单元阵列的存储单元位于上述垂直结构的侧壁，上述存储单元阵列的第一部分施加一第一电压，使第一部分的存储单元作为工作存储器，上述存储单元阵列的第二部分施加一第二电压，使第二部分的存储单元作为储存存储器。本专利技术另提供一种电阻式存储装置的操作方法，包括:提供一具有多个垂直结构的3D存储单元阵列，该3D存储单元阵列的存储单元位于上述垂直结构的侧壁上；于上述3D存储单元阵列的第一部分施加一第一电压,使第一部分的3D存储单元阵列作为一工作存储器；及于上述3D存储单元阵列的第二部分施加一第二电压，使第二部分的3D存储单元阵列作为一储存存储器。此外，本专利技术电阻式存储装置的第一部分存储单元在温度为90°C?100°C的可靠度可大于1015，可作为一工作存储装置，且第二部分存储单元有较佳的持久度，使其持久度足够好可作为一储存存储装置。【附图说明】图1显示一由IDlR或ISlR存储单元堆叠结构所形成的理想RRAM3D交错阵列。图2A显示本专利技术一实施例3D RRAM存储单元结构立体示意图。图2B显示本专利技术一实施例3D RRAM存储单元结构剖面图。图3显示本专利技术实施例的RRAM的电流对电压图。图4显示本专利技术实施例电阻式存储器装置不同施加电压下持久度与温度的关系。图5显示本专利技术实施例电阻式存储器装置不同设定电压可靠度与温度的关系。图6显示本专利技术实施例存储单元阵列配置示意图。符号说明:12 ?导线；104 ?导线；106?水平轴；108?图案化金属层；110 ?方向；300 ?基底；301?电阻式存储装置；302?第二导线；304?第一导线；306?第一绝缘层；308?第二绝缘层；310?第三绝缘层；312?第一电阻转换层；314?第二电阻转换层；316?存储单元；316?存储单元阵列；704?第一部分存储单元；706?第二部分存储单元；708 ?位线；710 ?字线；712?第一控制电路；714?第二控制电路；716?第三控制电路；718?第四控制电路。【具体实施方式】电阻式存储装置交错阵列理论上可容许4F2的最小单元尺寸(其中F为最小元件尺寸)，且低温制造工艺可容许存储器阵列的堆叠达到前所未有的集成密度。然而，在IR结构中(仅具有一电阻元件)，会有潜行电流(sneak current)通过相邻未被选择的存储单元，而严重地影响读取边境(read margin),且限制交错阵列的最大尺寸低于64位。此问题可通过增加非线性选择装置与这些电阻转换元件串联予以解决。例如，已发展出一二极管搭配一电阻(IDlR)、一选择器搭配一电阻(ISlR)、一双极结型晶体管搭配一电阻(IBJTlR)、一 MOSFET晶体管搭配一电阻(ITlR)等存储单元结构。在上述存储单元结构中，IBJTlR结构及ITlR结构过于复杂且需高温制造工艺而较不适用，且互补式电阻转换元件(CRS)存储单元结构亦有破坏性读出的问题。因此，IDlR结构及ISlR结构较适合3D交错阵列的运用。然而，IDlR及ISlR的3D交错阵列仍不易于制造。IDlR及ISlR存储单元结构基本上由一金属-绝缘体-金属-绝缘体-金属(ΜΠΟΜ)结构形成。图1显示一由IDlR或ISlR存储单元堆叠结构所形成的理想RRAM3D交错阵列。IDlR及ISlR存储单元结构的ΜΠΟΜ结构形成于导线102及104之间并沿一水平轴106延伸，此水平轴106垂直于导线102及104的侧壁。然而，RRAM3D交错阵列通常形成于半导体基材中。在形成导线102之后，光刻制造工艺仅能自方向I1进行。自方向110进行的光刻制造工艺可能无法形成如图1所示的图案化金属层108，因而使得IDlR及ISlR存储单元结构的3D交错阵列无法被实际应用。图2A显示本专利技术一实施例3D RRAM存储单元结构立体示意图。图2B显示本专利技术一实施例3D RRAM存储单元结构剖面图。本专利技术存储单元为IR结构，不需中间金属层，故RRAM3D交错阵列可被制造。并且，由于在此所述的IR存储单元结构具有自限流及自整流的特性，其亦可解决传统RRAM3D交错阵列的IR存储单元的潜行电流的问题。请参照图2A和图2B，此RRAM301可包含一组彼此平行的第一导线304及一组彼此平行的第二导线302。RRAM存储单元316结构形成于这些彼此平行的第一导线304及彼此平行的第二导线302的交错点之间。在一实施例中，第一导线304可作为字线，第二导线302可为位线，或反之亦可。第一导线304及第二导线302的金属元素可选自下列组成的族群:T1、Ta、N1、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、S1、Ge或前述的合金本文档来自技高网...
【技术保护点】
一种电阻式存储装置，其特征在于，该电阻式存储装置包括：一基底；一存储单元阵列，包括沿该基底表面垂直方向延伸的多个垂直结构；多个第一导线，其中，所述第一导线中相邻的两第一导线间设置一绝缘层；一第一电阻转换层和一第二电阻转换层，设置于所述垂直结构的侧壁上；及多个第二导线，沿与所述第一导线垂直的方向延伸；其中，该存储单元阵列包括多个存储单元；其中，所述存储单元的第一部分施加一第一电压，使该第一部分的存储单元作为工作存储器，所述存储单元的第二部分施加一第二电压，使该第二部分的存储单元作为储存存储器。
【技术特征摘要】
【专利技术属性】
技术研发人员：侯拓宏，徐崇威，周群策，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。