用于多构图工艺的光学临近修正方法技术

本发明专利技术公开一种用于多构图工艺的光学临近修正方法。所述方法包括：提供光刻图案，所述光刻图案具有图案密集区；将所述图案密集区拆分为分别形成在多个掩膜版上的多个子图案，其中对所述多个掩膜版分别进行光刻和刻蚀能够将所述图案密集区转移到半导体衬底上；在所述多个子图案的周围分别设置自由区；以及对具有所述自由区的所述多个子图案分别进行光学临近修正，且在所述光学临近修正过程中不进入所述自由区。该方法能够提供足够的对准余量，为光刻和刻蚀工艺提供足够的工艺窗口，进而确保最终形成在半导体衬底上的相邻图案互相分离，避免重叠现象的发生。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体地，涉及一种。
技术介绍
随着多构图技术(例如双构图技术)的应用，不可避免地会给光刻工艺带来更加严格的对准规定(Overlay Spec.)。对于每个单独的掩膜版,现有的光学临近修正(OpticalProximity Correct1n, 0PC)制程仅致力于满足关键尺寸(⑶)这一目标。尤其是对于金属层，传统的选择性尺寸调整(Selective Size Adjustment, SSA)处理方法将原始设计分离成多个相互独立的图案。当这些分开的掩膜版上的图案特征(feature)通过各自的光刻-刻蚀工艺合成在半导体衬底上时，就可能出现没有足够的对准工艺余量(OverlayProcess Margin),甚至会在相邻的图案之间出现相互重叠的现象。除了简单地通过间距SSA方法之外，还存在很多其他原因，例如刻蚀工艺补偿、线端缩短、小区域特征补偿等，这些都将使OPC工程师不得不重新使原始的设计目标重新定标(retarget)。所有这些重新定标程序都将导致在不同的掩膜版之间没有足够的对准余量。因此，在多构图工艺中如何保持足够的对准余量是关键问题。因此，有必要提出一种，以解决现有技术中存在的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术提供一种，所述方法包括:提供光刻图案，所述光刻图案具有图案密集区；将所述图案密集区拆分为分别形成在多个掩膜版上的多个子图案，其中对所述多个掩膜版分别进行光刻和刻蚀能够将所述图案密集区转移到半导体衬底上；在所述多个子图案的周围分别设置自由区；以及对具有所述自由区的所述多个子图案分别进行光学临近修正，且在所述光学临近修正过程中不进入所述自由区。优选地，所述自由区设置为使得所述图案密集区经光刻后形成在所述半导体衬底内的图案不重叠。优选地，所述自由区位于所述图案密集区内的相邻图案特征之间的空间内。优选地，所述多个掩膜版上的用于形成所述相邻图案特征的自由区是相同的。优选地，用于确定所述自由区的条件包括所述图案密集区的图案尺寸、图案间隔和图案形状。优选地，用于确定所述自由区的条件还包括所述光刻和刻蚀的工艺。综上，本专利技术的方法能够为提供足够的对准余量，为光刻和刻蚀工艺提供足够的工艺窗口，进而避免最终形成在半导体衬底上的相邻图案互相分离，避免重叠现象的发生。以下结合附图，详细说明本专利技术的优点和特征。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图1是根据本专利技术的一个实施例的的流程图；图2是根据本专利技术的一个实施例的光刻图案的图案密集区的示意图；以及图3A-3C是根据图1所示的方法流程进行光学临近修正过程中各步骤的示意图。【具体实施方式】接下来，将结合附图更加完整地描述本专利技术，附图中示出了本专利技术的实施例。但是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。本专利技术提供一种。如图1所示，首先执行步骤101，提供光刻图案，该光刻图案具有图案密集区。该光刻图案是指用来经过光刻和刻蚀工艺在半导体衬底上形成的目标图案所对应的掩膜版图案。为了提高集成度，最终形成在半导体衬底上的目标图案的线宽越来越窄，并且相邻的图案之间的间距也越来越小。此外，还会存在线端缩短(Line End Shrinkage)和薄膜沉积空间不足等问题。为了便于说明，本文将容易出现上述问题的区域所对应的光刻图案(掩膜版图案)中的区域称为图案密集区。参见图2，为光刻图案的图案密集区200的示意图。图案密集区200包括图案特征(feature) 210、220、230和240。图案特征210、220和240位于图案特征230的周围，且与图案特征230之间的间距较小，即对应于形成在半导体衬底上的目标图案的间距较小。继续参照图1，执行步骤102，将图案密集区拆分为分别形成在多个掩膜版上的多个子图案，其中对多个掩膜版分别进行光刻能够将图案密集区转移到半导体衬底上。同时参见图2和图3A，将图案密集区200拆分到多个掩膜版上。对于14nm及以下的图案区域，可以将图案密集区拆分到2-3个或者更多个掩膜版上，每个掩膜版上的图案称为子图案。然后分别对每个掩膜版上的子图案分别进行OPC修正。最后将修正后的子图案分别经过光刻和刻蚀工艺转移到半导体衬底上。但是在多个子图案分别转移到半导体衬底的过程中会存在对准(overlay)问题，因此希望提供足够的工艺窗口。对于图2中示出的光刻图形，可以将图案特征210、220和240拆分到同一块掩膜版上，作为该掩膜版的子图案，参见图3A中的子图案310。另外，可以将图2中的图案特征230拆当前第1页1 2 本文档来自技高网...

【技术保护点】
一种用于多构图工艺的光学临近修正方法，所述方法包括：提供光刻图案，所述光刻图案具有图案密集区；将所述图案密集区拆分为分别形成在多个掩膜版上的多个子图案，其中对所述多个掩膜版分别进行光刻和刻蚀能够将所述图案密集区转移到半导体衬底上；在所述多个子图案的周围分别设置自由区；以及对具有所述自由区的所述多个子图案分别进行光学临近修正，且在所述光学临近修正过程中不进入所述自由区。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐垚，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31