鳍式场效应管的形成方法技术

一种鳍式场效应管的形成方法，包括：提供半导体衬底，覆盖所述半导体衬底的硬掩膜层，所述硬掩膜层定义出鳍式场效应管的鳍部；以所述硬掩膜层为掩膜刻蚀部分厚度的半导体衬底，形成鳍部；形成覆盖所述鳍部的隔离层，所述隔离层表面与所述硬掩膜层表面齐平；以所述硬掩膜层和隔离层为掩膜，向所述半导体衬底内掺杂形成阱区和防穿通区，所述防穿通区位于鳍部底部；形成阱区和防穿通区之后，刻蚀部分厚度的隔离层，形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于所述鳍部顶部。形成的鳍式场效应管的防穿通效果、鳍部的质量以及阱区的隔离效果均较好，有效提高了鳍式场效应管的性能稳定性。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
随着半导体工艺技术的不断发展，工艺节点逐渐减小，高K介质层和金属栅电极得到了广泛应用，并且，通过在高k介质层和金属栅电极之间形成具有不同功函数的金属来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(⑶，Critical Dimens1n)进一步下降时，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应管(Fin FET)作为常规器件的替代得到了广泛的关注。图1示出了现有技术的一种鳍式场效应管的立体结构示意图。如图1所示，包括:半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14 一般是通过对半导体衬底10刻蚀后得到的；第一介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；金属栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，金属栅极结构12包括位于鳍部侧壁和表面的高K栅介质层(图中未示出)和位于高K栅介质层上的金属栅电极(图中未示出)；第二介质层(图中未示出)，覆盖所述第一介质层11表面和鳍部14，第二介质层的表面与金属栅极结构12的表面齐平。然而，随着工艺节点的进一步缩小，现有技术形成的鳍式场效应管的性能稳定性有待进一步提闻。
技术实现思路
本专利技术解决的问题是提供一种，形成的鳍式场效应管的性能稳定性较高。为解决上述问题，本专利技术提供一种，包括:提供半导体衬底，覆盖所述半导体衬底的硬掩膜层，所述硬掩膜层定义出鳍式场效应管的鳍部；以所述硬掩膜层为掩膜刻蚀部分厚度的半导体衬底，形成鳍部；形成覆盖所述鳍部的隔离层，所述隔离层表面与所述硬掩膜层表面齐平；以所述硬掩膜层和隔离层为掩膜，向所述半导体衬底内掺杂形成阱区和防穿通区，所述防穿通区位于鳍部底部；形成阱区和防穿通区之后，刻蚀部分厚度的隔离层，形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于所述鳍部顶部。可选的，所述刻蚀部分厚度的隔离层采用的化学试剂为氢氟酸溶液。可选的，还包括:在形成浅沟槽隔离结构之后，在同一工艺步骤中对阱区和防穿通区进行退火处理。可选的，所述隔离层的形成步骤包括:形成覆盖所述鳍部和硬掩膜层的隔离薄膜；平坦化所述隔离薄膜直至与硬掩膜层表面齐平。可选的，所述隔离薄膜的形成工艺为流体化学气相沉积工艺。可选的，所述流体化学气相沉积的温度范围为200°C -900°C。可选的，还包括:在形成隔离薄膜前，在被刻蚀后的半导体衬底表面形成修复氧化层。可选的，沉积形成所述修复氧化层的温度范围为900-1100°C。可选的，还包括:对所述隔离薄膜进行退火后处理，所述退火后处理的温度为8000C -1100°C，退火时长为20分钟-60分钟。可选的，还包括:形成浅沟槽隔离结构之后，形成横跨所述鳍部的顶部和侧壁的栅介质层；覆盖所述栅介质层的栅电极层；形成位于所述栅介质层和栅电极层两侧，并位于鳍部的源区和漏区。可选的，当所述鳍式场效应管为NMOS管时，所述阱区的掺杂杂质为B，BF2或In，其掺杂剂量为10natoms/cm2-1013atoms/cm2 ;所述防穿通区的掺杂杂质为B, BF2或In,其掺杂剂量大于讲区的掺杂剂量，为1012atoms/cm2-1014atoms/cm2。可选的，当所述鳍式场效应管为PMOS管时，所述阱区的掺杂杂质为P或As，其掺杂剂量为10natoms/cm2-1013atoms/cm2 ;所述防穿通区的掺杂杂质为P或As,其掺杂剂量大于讲区的惨杂剂量，为 1012atoms/cm2-1014atoms/cm2。可选的，还包括:在形成浅沟槽隔离结构之后，向所述鳍部内掺杂形成阈值电压调节区，所述阈值电压调节区位于鳍部顶部和侧壁表面。可选的，所述阈值电压调节区的掺杂类型与防穿通区和阱区的掺杂类型相同。可选的，当所述鳍式场效应管为NMOS管时，所述阈值电压调节区的掺杂杂质为B或 BF2,其惨杂剂量为 1012atoms/cm2-1014atoms/cm2。可选的，当所述鳍式场效应管为PMOS管时，所述阈值电压调节区的掺杂杂质为P或 As,其惨杂剂量为 1012atoms/cm2-1014atoms/cm2。可选的，所述半导体衬底为硅衬底或绝缘体上硅衬底。与现有技术相比，本专利技术的技术方案具有以下优点:所述阱区和防穿通区在形成鳍部和隔离层后，形成浅沟槽隔离结构之前形成，避免了形成浅沟槽隔离结构过程中的沉积工艺、退火工艺等导致的离子扩散，使防穿通区的离子浓度与预定值一致，防穿通效果好。并且，掺杂形成阱区和防穿通区时，鳍部的顶部有硬掩膜层的保护，其侧壁也有隔离层的保护，因此，鳍部的质量不会受到掺杂工艺的影响，形成的鳍部的质量较好。由于隔离层表面与硬掩膜层表面齐平，即面向掺杂工艺的表面平坦，那么掺杂后掺杂离子的深度则能保持一致，相应的，形成的阱区在各处距半导体衬底底部的距离相同，可有效保证阱区的隔离效果，有效提高了鳍式场效应管的性能稳定性。【附图说明】图1是现有技术的鳍式场效应管的立体结构示意图；图2-图10是本专利技术实施例的鳍式场效应管的形成过程的剖面结构示意图。【具体实施方式】正如
技术介绍
所述，现有技术形成的鳍式场效应管的性能稳定性有待进一步提闻。经过研究发现，之所以造成上述现象，和以下几个因素有关:一是鳍部底部的防穿通(punch through)区的离子浓度；二是鳍部的质量；三是讲区掺杂的深度。经过研究发现，形成鳍式场效应管时，如果在形成鳍部和浅沟槽隔离结构之前对半导体衬底进行掺杂，以在后续形成防穿通(punch through)区和阱区，其虽然可以避免离子掺杂时对鳍部的质量造成的破坏，但是其在形成浅沟槽结构时的氧化工艺、退火工艺等容易造成防穿通区的离子扩散(dose lose)，导致该区域的离子浓度低于预定值，而使得防穿通效果较差。经过进一步研究发现，形成鳍式场效应管时，如果在形成鳍部和浅沟槽隔离结构之后进行掺杂形成防穿通区和阱区，虽然可以有效防止离子扩散，但是离子掺杂时容易对鳍部造成损伤，影响其质量。并且，形成的阱区在各处距半导体衬底底部的距离不一致，影响阱区的隔离效果，造成鳍式场效应管的性能稳定性低。经过进一步研究发现，如果在形成鳍部和浅沟槽隔离结构的中间过程中，在化学机械抛光后隔离层表面与所述硬掩膜层表面齐平时，进行掺杂形成防穿通区和阱区，则可以有效解决上述技术问题，提高鳍式场效应管的性能稳定性。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。请参考图2，本专利技术实施例的，包括:步骤S101，提供半导体衬底，覆盖所述半导体衬底的硬掩膜层，所述硬掩膜层定义出鳍式场效应管的鳍部；步骤S102，以所述硬掩膜层为掩膜刻蚀部分厚度的半导体衬底，形成鳍部；步骤S103，形成覆盖所述鳍部的隔离层，所述隔离层表面与所述硬掩膜层表面齐平；步骤S104，以所述硬掩膜层和隔离层为掩膜，向所述半导体衬底内掺杂形成阱区和防穿通区，所述防穿通区位于鳍部底部；步骤S105，形成阱区和防穿通区之后，刻蚀部分厚度的隔离层，形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于所述鳍部顶部。具体的请参考图3，提供半导体衬底200，覆盖所述半导体衬底200的硬掩膜层201，所述硬本文档来自技高网...

【技术保护点】
一种鳍式场效应管的形成方法，其特征在于，包括：提供半导体衬底，覆盖所述半导体衬底的硬掩膜层，所述硬掩膜层定义出鳍式场效应管的鳍部；以所述硬掩膜层为掩膜刻蚀部分厚度的半导体衬底，形成鳍部；形成覆盖所述鳍部的隔离层，所述隔离层表面与所述硬掩膜层表面齐平；以所述硬掩膜层和隔离层为掩膜，向所述半导体衬底内掺杂形成阱区和防穿通区，所述防穿通区位于鳍部底部；形成阱区和防穿通区之后，刻蚀部分厚度的隔离层，形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于所述鳍部顶部。

【技术特征摘要】

【专利技术属性】
技术研发人员：居建华，施雪捷，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31