非单一衬底绝缘层厚度的高性能SOI无结晶体管制造技术

本发明专利技术涉及一种非单一衬底绝缘层厚度的高性能SOI无结晶体管，所采用的SOI晶圆绝缘层厚度在一个晶体管单位长度内不为单一值，本发明专利技术通过适当增加源区、漏区附近的SOI晶圆的绝缘层的厚度，显著降低了源区、漏区电阻，并显著提升了器件的正向导通特性。本发明专利技术通过适当减薄对应于栅电极下方的SOI晶圆的绝缘层厚度，实现了衬底电压调节作用的局部增强，降低了辅助栅极控制所需要的衬底电压偏置，实现低衬底电压控制。通过优化SOI晶圆的绝缘层较厚部分和较薄部分的相对位置及尺寸，有效减小了栅电极反偏时器件沟道与漏电极交界处附近的由于带间隧穿所导致的反向泄漏电流，因此适于推广应用。

【技术实现步骤摘要】
非单一衬底绝缘层厚度的高性能SOI无结晶体管
：本专利技术涉及超大规模集成电路制造领域，涉及一种适用于超高集成度集成电路制造的非单一衬底绝缘层厚度的高性能SOI无结晶体管的具体结构、结构单元及其阵列的制造方法。
技术介绍
随着集成电路集成度越来越高，电路中单元器件的尺寸不断缩小。对于传统的集成电路单元，即传统金属氧化物半导体场效应晶体管(MOSFET)，当尺寸达到纳米级之后，一方面，短沟道效应等对器件特性的影响显著；另一方面，在几个纳米尺度下制作PN结对工艺高要求极高。多栅无结场效应晶体管对比于传统MOSFET，一方面多栅结构可以有效抑制短沟道效应，另一方面由于无需生成PN结，而降低了工艺要求。然而，无结场效应晶体管在源漏电阻和沟道迁移率之间存在着折中关系。为了降低源漏电阻要尽量增加单晶硅薄膜的掺杂浓度，而较高的掺杂浓度会导致沟道不易被栅电极控制，且杂质散射效应增强会导致器件沟道迁移率的下降。利用衬底电压的调节作用可以辅助栅电极对单晶硅薄膜内的载流子分布进行控制，降低器件的反向泄漏电流并降低亚阈值摆幅。然而，由于位于衬底电极和单晶硅薄膜之间的绝缘层为一厚度均匀的绝缘层，衬底电压在对位于栅电极下方的单晶硅薄膜内的载流子分布进行控制的同时，也会对源漏区附近的载流子分布造成严重影响。以N型无结晶体管为例，处于反偏的衬底电压在辅助栅电极排空对应于栅电极下方的单晶硅薄膜内的电子使器件形成良好阻断特性的同时，也显著增大了源漏区的电阻，这样就会严重影响器件的正向导通特性。为解决上述问题，本专利技术提供一种非单一衬底绝缘层厚度的高性能SOI无结晶体管，其SOI晶圆的绝缘层厚度在一个晶体管单位长度内不为单一值，位于源电极和漏电极附近的绝缘层的厚度较厚，而位于栅电极附近的绝缘层厚度较薄，厚度大小及其对应晶体管的具体位置可以根据具体优化要求进行改变。
技术实现思路
专利技术目的为了提升纳米级无结场效应晶体管的工作特性，使衬底电压在有效改善无结场效应晶体管的反偏及亚阈值特性的同时，显著降低由衬底电压反偏所引起的源漏电阻，显著提升具有衬底电压控制作用的无结场效应晶体管的正向导通能力，本专利技术提供一种非单一衬底绝缘层厚度的高性能SOI无结晶体管的具体结构及其制造方法。技术方案本专利技术是通过以下技术方案来实现的：一种非单一衬底绝缘层厚度的高性能SOI无结晶体管，包括电压可调的衬底电极；其特征在于：电压可调的衬底电极上方为SOI晶圆的绝缘层；SOI晶圆的绝缘层上方为单晶硅薄膜；单晶硅薄膜上方为栅极绝缘层；栅极绝缘层上方依次为源电极、栅电极和漏电极；相邻的单晶硅薄膜孤岛阵列之间设有绝缘介质层；源电极、栅电极和漏电极之间通过绝缘介质层隔开；源电极、漏电极和绝缘介质层上方被钝化层覆盖；衬底位于正置的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的电压可调的衬底电极的下方，或者位于倒置的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的钝化层的下方。源电极和漏电极设置在单晶硅薄膜上方两侧，一侧为源电极，另一侧为漏电极，源电极和漏电极之间的栅电极设置在栅极绝缘层上。在一个晶体管单位长度内，位于源电极和漏电极上方或下方的SOI晶圆的绝缘层的厚度大于位于栅电极上方或下方的SOI晶圆的绝缘层的厚度。通过改变电压可调的衬底电极的电压大小，使电压可调的衬底电极和栅电极同时对单晶硅薄膜的载流子分布进行彼此独立的分立控制。栅极绝缘层采用高介电常数的绝缘材料。电压可调的衬底电极采用普通的硅材料、Al或Cu金属材料、氧化铟锡或ZAO材料。栅电极为平面单栅电极或非平面工艺的多栅结构栅电极。衬底采用硅材料或PET聚对苯二甲酸乙二醇酯或PI聚酰亚胺柔性薄膜衬底材料。一种如上所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管的制造工艺，其特征在于：该工艺步骤如下：步骤一：提供一个包括晶圆硅衬底、SOI晶圆的绝缘层和单晶硅薄膜的SOI晶圆，利用离子注入、光刻、刻蚀工艺在所提供的SOI晶圆的单晶硅薄膜上形成一系列长方体状的单晶硅薄膜的孤岛阵列；步骤二：在单晶硅薄膜的孤岛阵列之间通过淀积、刻蚀工艺形成绝缘介质层，作为器件单元之间的隔离用；步骤三：对单晶硅薄膜的上表面进行氧化，或通过淀积、刻蚀工艺生成栅极绝缘层；步骤四：淀积多晶硅，并通过刻蚀工艺刻蚀出平面单栅电极或非平面工艺的多栅结构的栅电极；步骤五：在晶圆表面淀积绝缘介质层，抛平后通过刻蚀工艺刻蚀掉单晶硅薄膜两端上表面的绝缘介质层和栅极绝缘层，用以生成源、漏通孔，并注入金属以生成源电极和漏电极；步骤六：利用LPCVD工艺在器件上方淀积钝化层；步骤七：反转晶圆，使SOI晶圆的硅衬底水平向上，腐蚀掉SOI晶圆的硅衬底；步骤八：利用光刻、刻蚀工艺形成厚度不为单一值的SOI晶圆的绝缘层；步骤九：利用LPCVD工艺在厚度不为单一值的SOI晶圆的绝缘层上方淀积电压可调的衬底电极；步骤十：如果需要器件为正置方向，则将晶圆再次反转，将器件的电压可调的衬底电极粘贴于衬底之上，得到最终的正置方向的非单一衬底绝缘层厚度的高性能SOI无结晶体管的单元及阵列；如果需要器件为倒置方向，不将晶圆再次反转，直接将器件的钝化层粘贴于衬底之上，得到最终的倒置方向的非单一衬底绝缘层厚度的高性能SOI无结晶体管的单元及阵列。优点及效果本专利技术具有如下优点及有益效果：1.低源区、漏区电阻：为抑制无结器件导通时载流子在器件内部的散射而降低器件正向导通电流，无结器件内的掺杂浓度不宜过高。若将SOI晶圆的绝缘层7的厚度在一个晶体管单位长度内设置为单一值，则电压可调的衬底电极8在对栅电极2下方的单晶硅薄膜6的部分进行控制的同时，会显著增加源区、漏区的电阻，而本专利技术中SOI晶圆的绝缘层7的厚度在一个晶体管单位长度内不为单一值，通过适当增加源区、漏区附近的SOI晶圆的绝缘层7的厚度，在不降低电压可调的衬底电极8对位于栅电极2下方的单晶硅薄膜的控制能力的同时，显著降低电压可调的衬底电极8对源区、漏区的控制作用，在显著降低了由衬底电极的控制所导致的源区、漏区载流子耗尽所引起的电阻阻值的同时，显著提升无结场效应晶体管的正向导通特性。2.低衬底电压控制和低反向泄漏电流：本专利技术所提供的非单一衬底绝缘层厚度的高性能SOI无结晶体管，一方面通过适当减薄对应于栅电极2下方的SOI晶圆的绝缘层7的厚度，可以实现衬底电压调节作用的局部增强，从而降低了辅助栅极控制所需要的衬底电压偏置，实现低衬底电压控制。另一方面通过优化SOI晶圆的绝缘层7较厚部分和较薄部分的相对位置及尺寸，可有效减小栅电极2反偏时器件沟道与漏电极3交界处附近的电场峰值，减缓器件的该处的能带弯曲，从而减小器件反偏时的泄漏电流。3.可实现的近似等效围栅结构：基于多栅技术的围栅结构对于短沟道效应的抑制效果最佳，但理想的围栅结构制作工艺复杂。而当本专利技术的栅电极2采用非平面工艺的折叠栅结构时，电压可调的衬底电极8与栅电极2形成了近似于围栅结构，并共同对单晶硅薄膜6中的载流子分布进行控制，有利于有效控制短沟道效应。4.分立多栅控制的实现：普通多栅结构晶体管的栅电极的本质是将多个栅电极相互短接，即控制栅只受单一栅电压所控制。本专利技术采用电压可调的衬底电极8辅助栅电极2对单晶硅薄膜6进行控制，且电压可调的衬底电极8与栅电极2在结构上是相互独立并彼此绝缘的，本文档来自技高网...

【技术保护点】
一种非单一衬底绝缘层厚度的高性能SOI无结晶体管，包括电压可调的衬底电极(8)；其特征在于：电压可调的衬底电极(8)上方为SOI晶圆的绝缘层(7)；SOI晶圆的绝缘层(7)上方为单晶硅薄膜(6)；单晶硅薄膜(6)上方为栅极绝缘层(5)；栅极绝缘层(5)上方依次为源电极(1)、栅电极(2)和漏电极(3)；相邻的单晶硅薄膜(6)孤岛阵列之间设有绝缘介质层(4)；源电极(1)、栅电极(2)和漏电极(3)之间通过绝缘介质层(4)隔开；源电极(1)、漏电极(2)和绝缘介质层(4)上方被钝化层(9)覆盖；衬底(10)位于正置的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的电压可调的衬底电极(8)的下方，或者位于倒置的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的钝化层(9)的下方。

【技术特征摘要】
1.一种非单一衬底绝缘层厚度的高性能SOI无结晶体管，包括电压可调的衬底电极（8）；其特征在于：电压可调的衬底电极（8）上方为SOI晶圆的绝缘层（7）；SOI晶圆的绝缘层（7）上方为单晶硅薄膜（6）；单晶硅薄膜（6）上方为栅极绝缘层（5）；栅极绝缘层（5）上方依次为源电极（1）、栅电极（2）和漏电极（3）；相邻的单晶硅薄膜（6）孤岛阵列之间设有绝缘介质层（4）；源电极（1）、栅电极（2）和漏电极（3）之间通过绝缘介质层（4）隔开；源电极（1）、漏电极（3）和绝缘介质层（4）上方被钝化层（9）覆盖；衬底（10）位于正置的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的电压可调的衬底电极（8）的下方，或者位于倒置的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的钝化层（9）的下方；源电极（1）和漏电极（3）设置在单晶硅薄膜（6）上方两侧，一侧为源电极（1），另一侧为漏电极（3），源电极（1）和漏电极（3）之间的栅电极（2）设置在栅极绝缘层（5）上；在一个晶体管单位长度内，位于源电极（1）和漏电极（3）上方或下方的SOI晶圆的绝缘层（7）的厚度大于位于栅电极（2）上方或下方的SOI晶圆的绝缘层（7）的厚度；通过改变电压可调的衬底电极（8）的电压大小，使电压可调的衬底电极（8）和栅电极（2）同时对单晶硅薄膜（6）的载流子分布进行彼此独立的分立控制；栅极绝缘层（5）采用高介电常数的绝缘材料；电压可调的衬底电极（8）采用硅材料、Al或Cu金属材料、氧化铟锡或ZAO材料；栅电极（2）为平面单栅电极或非平面工艺的多栅结构栅电极；衬底（10）采用硅材料或PET聚对苯二甲酸乙二醇酯或PI聚酰亚胺柔性薄膜衬底材料。2.一种如权利要求1所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管的制造工艺，其特征在于：该工艺步骤如...

【专利技术属性】
技术研发人员：靳晓诗，吴美乐，刘溪，揣荣岩，
申请(专利权)人：沈阳工业大学，
类型：发明
国别省市：辽宁;21