电流复用低噪声放大器制造技术

本发明专利技术公开了一种电流复用低噪声放大器，包括级联的三级放大电路、对应的偏置电路和输出电路。第一级放大电路为输入级且由源简并电感共源放大器组成。第三级放大电路为输出级且包括有线性度补偿电路，第二NMOS为主放大、第三NMOS管为线性补偿管，两个NMOS管的栅极和漏极都分别连接在一起并呈并联结构，两个NMOS管的栅源电压相同且第三NMOS管的衬底电极连接有衬底偏置电压，使第二NMOS管工作在饱和区、第三NMOS管工作在亚阈值区，利用饱和区和亚阈值区的正负三阶跨导系数互相抵消减少或消除输出级放大电路的三阶跨导系数。本发明专利技术能提高增益、降低功耗，具有良好的噪声系数，能提高线性度。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路，特别是涉及一种电流复用低噪声放大器。
技术介绍
如图1所示，是现有电流复用低噪声放大器结构图；现有电流复用低噪声放大器包括:级联的输入级放大电路和输出级放大电路以及两级放大电路之间的射频信号耦合电路。输入级放大电路包括NMOS管Mini，NMOS管Minl的源极通过反馈电感Lsl接地Gnd,射频输入信号Rfin通过隔直电容Cinl和电感Lgl接到NMOS管Minl的栅极，电阻RlOl的一端连接电源电压Vdd，电阻RlOl的另一端通过电感Lgl连接到NMOS管Minl的栅极并对该栅极进行偏置。反馈电感Lsl和NMOS管Minl的栅源电容(Cgs)之间形成输入谐振网络，并得到一个实阻抗以实现输入阻抗的匹配，由上可知，NMOS管Minl为源极电感负反馈的共源放大器。NMOS管Minl的漏极通过电感LlOl和电容Cgndl接地，且NMOS管Minl的漏极输出第一级放大信号。输出级放大电路包括NMOS管Mol，NMOS管Mol的源极通过电感LlOl和NMOS管Minl的漏极连接，且NMOS管MOl的源极通过电容Cgndl接地。电阻R102连接在电源电压Vdd和NMOS管MOl的栅极之间实现对NMOS管MOl的偏置。NMOS管Mol的漏极和电源电压VDD之间连接扼流电感Lol，电容Col —端连接NMOS管Mol的漏极，电容Col的另一端输出射频输出信号Rfout。射频信号耦合电路由耦合电容ClOl组成，耦合电容ClOl的两端分别连接NMOS管Minl的漏极和NMOS管Mol的栅极，NMOS管Mol的栅极为输出级放大电路的输入端，耦合电容ClOl将NMOS管Minl的漏极输出的第一级放大信号输入到NMOS管Mol的栅极。NMOS管Minl和Mol之间采用直流偏置电流共用的电流复用技术，能降低低噪声放大器的静态功耗，但是输入级和输出级之间的射频信号采样电容耦合，无法实现低噪声放大器的增益的进一步的提高。另外，随着技术的发展，对低噪声放大器的线性度的要求越来越高，如何提高低噪声放大器的线性度成为一个重要的研究课题。
技术实现思路
本专利技术所要解决的技术问题是提供一种电流复用低噪声放大器，能提高增益、降低功耗，具有良好的噪声系数，能提高线性度。为解决上述技术问题，本专利技术提供的电流复用低噪声放大器包括:级联的第一级放大电路、第二级耦合放大电路、第三级放大电路、第一偏置电路、第二偏置电路、输出电路。所述第一级放大电路为输入级放大电路，所述第三级放大电路为输出级放大电路，所述第二级耦合放大电路将所述第一级放大电路的输出端的输出信号放大后耦合连接到所述第三级放大电路的输入端。所述第一级放大电路包括由第一 NMOS管形成的源简并电感共源放大器，所述第一 NMOS管的源极通过第一电感接地，所述第一电感为所述第一 NMOS管的源简并电感；所述第一 NMOS管的栅极和射频输入信号之间串联有第一电容和第二电感；所述第一偏置电路为所述第一 NMOS管的栅极提供第一偏置电压；第三电感的第一端连接所述第一 NMOS管的漏极，第二电容的第一端连接所述第三电感的第二端，所述第二电容的第二端接地；所述第一 NMOS管的漏极为所述第一级放大电路的输出端。所述第三级放大电路包括第二 NMOS管、第三NMOS管，所述第二 NMOS管和所述第三NMOS管的栅极连接在一起，所述第二偏置电路为所述第二 NMOS管和所述第三NMOS管的栅极提供第二偏置电压，所述第二 NMOS管的栅极连接第三电容的第一端，第四电感连接在电源电压和所述第三电容的第二端之间，所述第二 NMOS管的栅极为所述第三级放大电路的输入端；所述第二 NMOS管和所述第三NMOS管的漏极连接在一起并连接所述输出电路，所述输出电路输出射频输出信号；第五电感为一个三端电感，所述第五电感的第一端连接所述第二 NMOS管的源极，所述第五电感的第二端连接所述第二电容的第一端，所述第五电感的第三端连接所述第三NMOS管的源极，所述第五电感的第一端和第二端之间的电感最大，所述第五电感的第三端和第二端之间的电感小于所述第五电感的最大电感。所述第三NMOS管构成线性度补偿电路，所述第三NMOS管的衬底电极连接有第三衬底偏置电压，所述第二偏置电压使所述第二 NMOS管工作在饱和区并具有负的三阶跨导系数，所述第二偏置电压和所述第三衬底偏置电压的组合使所述第三NMOS管工作在亚阈值区且具有正的三阶跨导系数，利用所述第二 NMOS管和所述第三NMOS管的三阶跨导系数的正负值互相抵消减少或消除所述第三级放大电路的三阶跨导系数。进一步的改进是，所述第二级耦合放大电路由第四NMOS管组成，所述第四NMOS管形成一共源放大器，所述第四NMOS管的栅极连接所述第一 NMOS管的漏极，所述第四NMOS管的漏极连接所述第三电容的第二端，所述第四NMOS管的源极接地。进一步的改进是，所述输出电路为由第一电阻、第六电感和第四电容组成的RLC谐振电路，所述第一电阻、所述第六电感和所述第四电容的第一端都连接所述第二 NMOS管的漏极，所述第一电阻和所述第六电感的第二端都接电源电压，所述第四电容的第二端输出射频输出信号。进一步的改进是，在所述第一 NMOS管的源极和栅极之间连接有第五电容。进一步的改进是，所述第一偏置电路包括:第一电流源、第五NMOS管和第二电阻，所述第五NMOS管的源极接地，所述第五NMOS管的栅极和所述第一 NMOS管的栅极之间连接所述第二电阻，所述第五NMOS管的漏极和栅极相连，所述第一电流源连接在所述第五NMOS管的漏极和电源电压之间。所述第二偏置电路包括:第二电流源、第六NMOS管和第三电阻，所述第六NMOS管的源极接地，所述第六NMOS管的栅极和所述第二 NMOS管的栅极之间连接所述第三电阻，所述第六NMOS管的漏极和栅极相连，所述第二电流源连接在所述第六NMOS管的漏极和电源电压之间。本专利技术能取得如下有益效果:本专利技术的第三级放大电路的两个并联的NMOS管分别工作于饱和区和亚阈值区，从而能够使得两个NMOS管的三阶跨导系数的正负值互相抵消从而减少或消除第二级放大电路的三阶跨导系数即本专利技术能够实现修正型微分叠加(MDS)，从而能提高电路的输入三阶交调截取点(ΠΡ3)、实现三阶非线性的改善，从而能提高电路的线性度。本专利技术的第三级放大电路的工作于饱和区的主晶体管即第二 NMOS管和工作于亚阈值区的附加晶体管即第三NMOS管的源极反馈电感的大小不同，利用两个源极反馈电感的差异叠加能实现跨导二阶非线性改善、从而能进一步实现电路的线性加强。本专利技术的第三级放大电路的附加晶体管是通过加衬底偏置电压并利用衬底偏置效应实现阈值电压漂移，从而实现附加晶体管优化偏置点拓宽。本专利技术通过衬底偏置控制能够使附加晶体管偏置于中等反型区从而能降低附加晶体管的栅感应电流噪声并以改善噪声性能。本专利技术低噪声放大器采用了电流复用技术，能够得到较小的当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种电流复用低噪声放大器，其特征在于：电流复用低噪声放大器包括：级联的第一级放大电路、第二级耦合放大电路、第三级放大电路、第一偏置电路、第二偏置电路、输出电路；所述第一级放大电路为输入级放大电路，所述第三级放大电路为输出级放大电路，所述第二级耦合放大电路将所述第一级放大电路的输出端的输出信号放大后耦合连接到所述第三级放大电路的输入端；所述第一级放大电路包括由第一NMOS管形成的源简并电感共源放大器，所述第一NMOS管的源极通过第一电感接地，所述第一电感为所述第一NMOS管的源简并电感；所述第一NMOS管的栅极和射频输入信号之间串联有第一电容和第二电感；所述第一偏置电路为所述第一NMOS管的栅极提供第一偏置电压；第三电感的第一端连接所述第一NMOS管的漏极，第二电容的第一端连接所述第三电感的第二端，所述第二电容的第二端接地；所述第一NMOS管的漏极为所述第一级放大电路的输出端；所述第三级放大电路包括第二NMOS管、第三NMOS管，所述第二NMOS管和所述第三NMOS管的栅极连接在一起，所述第二偏置电路为所述第二NMOS管和所述第三NMOS管的栅极提供第二偏置电压，所述第二NMOS管的栅极连接第三电容的第一端，第四电感连接在电源电压和所述第三电容的第二端之间，所述第二NMOS管的栅极为所述第三级放大电路的输入端；所述第二NMOS管和所述第三NMOS管的漏极连接在一起并连接所述输出电路，所述输出电路输出射频输出信号；第五电感为一个三端电感，所述第五电感的第一端连接所述第二NMOS管的源极，所述第五电感的第二端连接所述第二电容的第一端，所述第五电感的第三端连接所述第三NMOS管的源极，所述第五电感的第一端和第二端之间的电感最大，所述第五电感的第三端和第二端之间的电感小于所述第五电感的最大电感；所述第三NMOS管构成线性度补偿电路，所述第三NMOS管的衬底电极连接有第三衬底偏置电压，所述第二偏置电压使所述第二NMOS管工作在饱和区并具有负的三阶跨导系数，所述第二偏置电压和所述第三衬底偏置电压的组合使所述第三NMOS管工作在亚阈值区且具有正的三阶跨导系数，利用所述第二NMOS管和所述第三NMOS管的三阶跨导系数的正负值互相抵消减少或消除所述第三级放大电路的三阶跨导系数。...

【技术特征摘要】

【专利技术属性】
技术研发人员：戴若凡，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31