一种低温漂CMOS振荡器电路制造技术

本发明专利技术公开了一种低温漂CMOS振荡器电路，包括脉冲发生电路和F-V频率电压转化电路；通过脉冲发生电路和F-V频率电压转化电路取样输出频率，反馈控制比较器的阈值电压，进而自动监控比较器延迟时间随温度变化，降低CMOS振荡器的温漂。本发明专利技术通过脉冲发生电路和F-V电路实现了片上CMOS振荡器的低温漂，电路结构简单，温漂低，工艺可移植性强。

【技术实现步骤摘要】

本专利技术涉及一种模拟集成电路技术，尤其是一种减小CMOS振荡器的振荡频率随温度变化的技术。
技术介绍
近年来，对于作为电子产品复杂功能来源的电子组件微型化要求已扩展至振荡器，激发了对超小型振荡器的研究。石英晶振输出的时钟频率拥有良好的温度和电压稳定性，但其成本高，体积大，不利于系统集成。基于标准的数字CMOS工艺实现片上时钟振荡器，可以缩小系统体积、降低功耗、提高抗干扰能力、增加可靠性和使用的灵活性等优点，具有及其重要的实际意义。目前，采用CMOS工艺实现振荡器的难点是振荡频率易随温度、电源和工艺变化。虞晓凡，林分平《一种带温度和工艺补偿的片上时钟振荡器》，采用开关电容阵列补偿工艺偏差对振荡频率的影响，但增加了电路的面积及控制端。该电路同时采用片上LDO稳压源给整个振荡器供电，增加了系统的功耗和设计复杂度；中国专利“一种具有温度和工艺自补偿特性的CMOS松弛振荡(CN103701411A)提出了一种不随工艺变化的低温漂基准电流和基准电压的方法对振荡频率进行补偿，但此方法忽略了比较器延迟时间随温度变化的非线性对振荡频率的影响。由于比较器的有限带宽，对于产生较高频率的振荡器，其内部比较器延迟时间相对振荡周期便不可忽略，因此，延迟时间随温度的变化是振荡器温漂的一个重要来源。
技术实现思路
本专利技术所要解决的技术问题是提供一种低温漂CMOS振荡器电路，通过脉冲发生电路和F-V(频率－电压)转化电路取样输出频率反馈控制比较器的阈值电压，进而自动监控比较器延迟时间随温度变化，降低CMOS振荡器的温漂。为解决上述技术问题，本专利技术提供一种低温漂CMOS振荡器电路，其特征是，包括脉冲发生电路和F-V频率电压转化电路；脉冲发生电路包括第二电容、第四电阻、NMOS管、PMOS管、第二比较器、第一反相器、第二反相器、第一或非门、第二或非门；第二比较器的正向输入端B与比较器参考电压取样电路连接，同时经第四电阻与NMOS管的漏极连接，同时还与PMOS管的漏极连接；NMOS管的源极接地，栅极接至第二反相器的输出端P；PMOS管的源极连接至电源VDD，栅极连接至第二反相器的输出端P，源极与漏极之间由第二电容连接；第二比较器的输出端分别与第一反相器的输入端、第一或非门的第一输入端连接，第一反相器的输出端连接至第二或非门的第二输入端，第二或非门的输出端连接至第一或非门的第二输入端，第一或非门的输出端连接至第二或非门的第一输入端；第一或非门的输出端同时连接至第二反相器的输入端；第二比较器的反向输入端与比较器参考电压取样电路连接。F-V频率电压转化电路包括第一运算放大器；电源VDD经分压后连接至第一运算放大器的正向输入端，第一运算放大器的输出端C连接至第二运算放大器的反向输入端；第一运算放大器的反向输入端连接至脉冲发生电路中的第二比较器的正向输入端B，第一运算放大器的输出端C连接至脉冲发生电路中的第二比较器的反向输入端。所述脉冲发生电路的输出端连接至D触发器。脉冲发生电路中的第二反相器的输出端P连接至D触发器的时钟触发端；D触发器输出端Q输出振荡时钟CLK。第一运算放大器的反向输入端经第三电阻连接至脉冲发生电路中的第二比较器的正向输入端B。第一运算放大器的输出端C经第一电容连接至该第一运算放大器的反向输入端。比较器参考电压取样电路包括第一电阻、第二电阻，电源VDD经串联的第一电阻、第二电阻分压，第一电阻、第二电阻的共连点R连接至第一运算放大器的正向输入端。本专利技术所达到的有益效果：本专利技术通过脉冲发生电路和F-V频率电压转化电路实现了片上CMOS振荡器的低温漂，电路结构简单，温漂低，工艺可移植性强。附图说明图1是本专利技术实施例1电路图；图2是本专利技术实施例1的CMOS振荡器电路；图3(a)是图1中B点、P点和CLK的波形(温度变化导致比较器延迟时间的增加)；图3(b)是图1中B点、P点和CLK的波形(温度变化导致比较器延迟时间的减小)。具体实施方式下面结合附图对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。实施例11.电路结构本专利技术实施例1如图1和图2所示，本实施例中的振荡器电路由脉冲发生电路、F-V频率电压转换电路和分频器组成。分频器实现了占空比为50％的CLK,P点电压VP也算是振荡输出，但占空比不是50％。脉冲发生电路由电容C2、电阻R4、NMOS管M1、PMOS管M2、比较器A2、反相器INV1、INV2、或非门NOR1、NOR2组成。比较器A2的正向输入端B与比较器参考电压取样电路连接，同时经电阻R4与NMOS管M1的漏极连接，同时还与PMOS管M2的漏极连接；NMOS管M1的源极接地，栅极接至反相器INV2的输出端P。PMOS管M2的源极连接至电源VDD，栅极连接至反相器INV2的输出端P，源极与漏极之间由电容C2连接。比较器A2的输出端分别与反相器INV1的输入端、或非门NOR1的第一输入端连接，反相器INV1的输出端连接至或非门NOR2的第二输入端，或非门NOR2的输出端连接至或非门NOR1的第二输入端，或非门NOR1的输出端连接至或非门NOR2的第一输入端。或非门NOR1的输出端同时连接至反相器INV2的输入端，反相器INV2的输出端P与分频器连接。比较器A2的反向输入端与运算放大器A1的输出端C连接。F-V频率电压转化电路由电阻R1、R2、R3、电容C1和运算放大器A1组成。电阻R1、R2串联后一端接地，另一端接电源VDD，电阻R1、R2的共连点R连接至运算放大器A1的正向输入端，运算放大器A1的输出端C经电容C1连接至运算放大器A1的反向输入端，同时，运算放大器A1的反向输入端经电阻R3连接至脉冲发生电路中的比较器A2的正向输入端B，运算放大器A1的输出端C连接至脉冲发生电路中的比较器A2的反向输入端。分频器为一个沿触发的D触发器。脉冲发生电路中的反相器INV2的输出端P连接至D触发器的时钟触发端。D触发器输出端Q输出振荡时钟占空比为50％的CLK。2.工作过程：(1)电源上电，P点电压VP为低电平，电容C2下极板B点的初始电压VB为VDD。C点电压VC为比较器A2的参考电平。(2)当电压VB>VC，比较器A2发生翻转，其输出为高，NMOS管M1的栅极电压VP为高，则NMOS管M1导通，PMOS管M2截止本文档来自技高网...

【技术保护点】
一种低温漂CMOS振荡器电路，其特征是，包括脉冲发生电路和F‑V频率电压转化电路；脉冲发生电路包括第二电容、第四电阻、NMOS管、PMOS管、第二比较器、第一反相器、第二反相器、第一或非门、第二或非门；第二比较器的正向输入端B与比较器参考电压取样电路连接，同时经第四电阻与NMOS管的漏极连接，同时还与PMOS管的漏极连接；NMOS管的源极接地，栅极接至第二反相器的输出端P；PMOS管的源极连接至电源VDD，栅极连接至第二反相器的输出端P，源极与漏极之间由第二电容连接；第二比较器的输出端分别与第一反相器的输入端、第一或非门的第一输入端连接，第一反相器的输出端连接至第二或非门的第二输入端，第二或非门的输出端连接至第一或非门的第二输入端，第一或非门的输出端连接至第二或非门的第一输入端；第一或非门的输出端同时连接至第二反相器的输入端；第二比较器的反向输入端与比较器参考电压取样电路连接；F‑V频率电压转化电路包括第一运算放大器；电源VDD经分压后连接至第一运算放大器的正向输入端，第一运算放大器的输出端C连接至第二运算放大器的反向输入端；第一运算放大器的反向输入端连接至脉冲发生电路中的第二比较器的正向输入端B，第一运算放大器的输出端C连接至脉冲发生电路中的第二比较器的反向输入端。...

【技术特征摘要】
1. 一种低温漂CMOS振荡器电路，其特征是，包括脉冲发生电路和F-V频率电压转化电路；
脉冲发生电路包括第二电容、第四电阻、NMOS管、PMOS管、第二比较器、第一反相器、第二反相器、第一或非门、第二或非门；第二比较器的正向输入端B与比较器参考电压取样电路连接，同时经第四电阻与NMOS管的漏极连接，同时还与PMOS管的漏极连接；NMOS管的源极接地，栅极接至第二反相器的输出端P；PMOS管的源极连接至电源VDD，栅极连接至第二反相器的输出端P，源极与漏极之间由第二电容连接；第二比较器的输出端分别与第一反相器的输入端、第一或非门的第一输入端连接，第一反相器的输出端连接至第二或非门的第二输入端，第二或非门的输出端连接至第一或非门的第二输入端，第一或非门的输出端连接至第二或非门的第一输入端；第一或非门的输出端同时连接至第二反相器的输入端；第二比较器的反向输入端与比较器参考电压取样电路连接；
F-V频率电压转化电路包括第一运算放大器；电源VDD经分压后连接至第一运算放大器的正向输入端，第一运算放大器的输出端C连接至第二运算放大器的反向...

【专利技术属性】
技术研发人员：白涛，
申请(专利权)人：中国兵器工业集团第二一四研究所苏州研发中心，
类型：发明
国别省市：江苏;32