栅极控制单元、栅极控制电路、阵列基板和显示面板制造技术

本发明专利技术公开了一种栅极控制单元、栅极控制电路、阵列基板和显示面板，其中，栅极控制单元包括：栅极驱动子单元，用于驱动一行栅极线；第一清零子单元，用于当栅极驱动子单元驱动一行栅极线后，对栅极驱动子单元进行清零；以及停顿及重启子单元，用于对栅极驱动子单元进行控制，以述栅极驱动子单元停顿和重启。本发明专利技术通过在栅极控制单元中设置停顿及重启子单元，可以控制栅极控制单元停顿和重启，进一步地，由该栅极控制单元逐级串联形成的栅极控制电路，则可以在一帧内实现多次停顿以及重启；并且应用该栅极控制电路的显示面板，可以在停顿时间内进行触控信号的扫描，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等。

【技术实现步骤摘要】
栅极控制单元、栅极控制电路、阵列基板和显示面板
本专利技术涉及显示
，尤其涉及一种栅极控制单元、栅极控制电路、阵列基板和显示面板。
技术介绍
近来，随着显示技术的发展，显示面板的应用也越来越广泛。在显示面板工作时，位于显示面板中的栅极控制电路要产生扫描信号，以逐一地驱动阵列基板内的每一条栅极线，使得数据信号能够传输到阵列基板内的每一个像素单元。上述的扫描信号是由栅极控制电路中具有移位寄存功能的栅极控制单元来产生的。图1是现有技术的栅极控制单元的电路图。如图1所示，栅极控制单元包括：第一NMOS管MN1的栅极与用于接收触发信号的触发信号输入端SET电连接，源极与第一节点P0电连接，漏极与用于接收第一电平信号的第一电平信号输入端VGH电连接；第二NMOS管MN2的栅极与用于接收清零信号的清零信号输入端RESET电连接，源极与用于接收第二电平信号的第二电平信号输入端DIR，漏极与第一节点P0电连接；第三NMOS管MN3的栅极与第二节点Q0电连接，源极与用于接收第三电平信号的第三电平信号输入端VGL电连接，漏极与第一节点PO电连接；第四NMOS管MN4的栅极与第一节点P0电连接，源极与第三电平信号输入端VGL电连接，漏极与第二节点Q0电连接；第五NMOS管MN5的栅极与第一节点P0电连接，源极与用于产生输出信号的输出端GOUT电连接，漏极与用于接收第一时钟信号的第一时钟信号输入端CKB电连接；第六NMOS管MN6的栅极与第二节点Q0电连接，源极与第三电平信号输入端VGL电连接，漏极与输出端GOUT电连接；第七NMOS管MN7的栅极与用于接收第二时钟信号的第二时钟信号输入端CK电连接，源极与第三电平信号VGL电连接，漏极与输出端GOUT电连接；第一电容C11的第一端与第一时钟信号输入端CKB电连接，第二端与第二节点Q0电连接；第二电容C12的第一端与第一节点P0电连接，第二端与输出端GOUT电连接。图1中的栅极控制单元能够实现移位寄存功能，并能够产生扫描信号以驱动一行栅极线。由该栅极控制单元逐级串联组成的栅极控制电路，可以对阵列基板上的栅极线进行逐行驱动。然而，该栅极控制电路在每一级栅极控制单元产生扫描信号后会继续驱动下一级栅极控制单元工作，此种情况下，当在此类显示面板中增加各种嵌入式的触控系统后(如In-Cell电容屏或电磁屏等)，触控信号的扫描与显示信号的扫描将同时进行，这可能带来显示系统的不稳定以及触控系统的误报点和线性度较差等缺陷。
技术实现思路
有鉴于此，本专利技术实施例提供一种栅极控制单元、栅极控制电路、阵列基板和显示面板，以解决由现有技术中的栅极控制单元组成的栅极控制电路，在应用到带有各种嵌入式的触控系统的显示面板后，触控信号的扫描与显示信号的扫描将同时进行，这可能带来显示系统的不稳定以及触控系统的误报点和线性度较差等缺陷的技术问题。本专利技术实施例提供了一种栅极控制单元，包括：栅极驱动子单元，用于驱动一行栅极线；第一清零子单元，用于当所述栅极驱动子单元驱动一行栅极线后，对所述栅极驱动子单元进行清零；以及停顿及重启子单元，用于对所述栅极驱动子单元进行控制，以使所述栅极驱动子单元停顿和重启。本专利技术实施例还提供了一种栅极控制电路，包括：n级逐级串联的上述栅极控制单元，n为正整数，其中，所述栅极控制电路在一帧内进行多次停顿和重启。本专利技术实施例还提供一种阵列基板，包括上述栅极控制电路。本专利技术实施例还提供一种显示面板，包括上述阵列基板。本专利技术实施例提供的栅极控制单元、栅极控制电路、阵列基板和显示面板，通过在栅极控制单元中设置停顿及重启子单元，可以控制栅极控制单元停顿和重启，进一步地，由该栅极控制单元逐级串联形成的栅极控制电路，则可以在一帧内实现多次停顿以及重启；此外，应用该栅极控制电路的阵列基板以及应用该阵列基板的显示面板同样可以在一帧内实现多次停顿以及重启，当该显示面板中增加各种嵌入式的触控系统后，可以在停顿时间内进行触控信号的扫描，使得触控信号的扫描和显示信号的扫描分时进行，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1是现有技术的栅极控制单元的电路图；图2是本专利技术实施例提供的一种栅极控制单元的结构示意图；图3a是本专利技术实施例提供的一种栅极控制单元的电路图；图3b是一种图3a中的栅极控制单元的各个信号的时序图；图3c是本专利技术实施例提供的另一种栅极控制单元的电路图；图3d是本专利技术实施例提供的又一种栅极控制单元的电路图；图4是本专利技术实施例提供的又一种栅极控制单元的电路图；图5a是本专利技术实施例提供的一种栅极控制电路的结构示意图；图5b是一种图5a中的栅极控制电路在一帧内各个信号的时序图；图6是本专利技术实施例提供的一种阵列基板的结构示意图；图7是本专利技术实施例提供的一种显示面板的结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部内容。本专利技术实施例提供一种栅极控制单元。图2是本专利技术实施例提供的一种栅极控制单元的结构示意图。如图2所示，所述栅极控制单元包括：栅极驱动子单元11，用于驱动一行栅极线；第一清零子单元12，用于当所述栅极驱动子单元11驱动一行栅极线后，对所述栅极驱动子单元11进行清零；以及停顿及重启子单元13，用于对所述栅极驱动子单元11进行控制，以使所述栅极驱动子单元11停顿和重启。需要说明的是，栅极驱动子单元11用于驱动一行栅极线，可以理解为：栅极驱动子单元11产生扫描信号并将该扫描信号提供给一行栅极线以驱动该行栅极线。上述栅极驱动子单元可以采用具有移位寄存功能的电路来实现，例如移位寄存器等。通过在栅极控制单元中设置停顿及重启子单元13，在栅极控制单元工作时，可以随时对栅极驱动子单元11进行控制以使其停顿，并可以根据需要设置停顿的位置以及停顿的时间段；然后，再对栅极驱动子单元11进行控制以使其重启，继续执行栅极驱动子单元11的功能。基于上述原理，本专利技术实施例提供的栅极控制单元可以具有多种具体实现方式，接下来就以优选的实施方式进行详细描述。图3a是本专利技术实施例提供的一种栅极控制单元的电路图。参见图3a，形成栅极控制单元的栅极驱动子单元包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第一电容C1、第二电容C2、第一时钟信号输入端CKB、第二时钟信号输入端CK、第一触发信号输入端STV1、第二触发信号输入端STV2、第一电平信号输入端VGH、第二电平信号输入端VGL和输出端GOUT；所述第一晶体管M1的栅极与所述第一触发信号输入端STV1电连接，漏极与所述第一电平信号输入端VGH电连接，源极与第一节点P电连接；所述第二晶体管M2的栅极与所述第三晶体管M3的漏极电连接，漏极与所述第一节点P电连接，源极与所述第二电平信号输入端VGL电连接；所述第三晶体管M3的栅极与所述第二触发信号输入端STV2电连接，源极与本文档来自技高网...

【技术保护点】
一种栅极控制单元，其特征在于，包括：栅极驱动子单元，用于驱动一行栅极线；第一清零子单元，用于当所述栅极驱动子单元驱动一行栅极线后，对所述栅极驱动子单元进行清零；以及停顿及重启子单元，用于对所述栅极驱动子单元进行控制，以使所述栅极驱动子单元停顿和重启。

【技术特征摘要】
1.一种栅极控制单元，其特征在于，包括：栅极驱动子单元，用于驱动一行栅极线；第一清零子单元，用于当所述栅极驱动子单元驱动一行栅极线后，对所述栅极驱动子单元进行清零；以及停顿及重启子单元，用于随时对所述栅极驱动子单元进行控制，以使所述栅极驱动子单元根据设置的停顿位置和停顿时间段进行停顿，再对所述栅极驱动子单元进行控制以使其重启并继续执行所述栅极驱动子单元的功能；所述栅极驱动子单元包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第一电容、第二电容、第一时钟信号输入端、第二时钟信号输入端、第一触发信号输入端、第二触发信号输入端、第一电平信号输入端、第二电平信号输入端和输出端；所述第一晶体管的栅极与所述第一触发信号输入端电连接，漏极与所述第一电平信号输入端电连接，源极与第一节点电连接；所述第二晶体管的栅极与所述第三晶体管的漏极电连接，漏极与所述第一节点电连接，源极与所述第二电平信号输入端电连接；所述第三晶体管的栅极与所述第二触发信号输入端电连接，源极与第二节点电连接；所述第四晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第五晶体管的栅极电连接，源极与所述第一节点电连接；所述第五晶体管的漏极与所述第二节点电连接，源极与所述第二电平信号输入端电连接；所述第六晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第一节点电连接，源极与所述第七晶体管的栅极电连接；所述第七晶体管的漏极与所述第一时钟信号输入端电连接，源极与所述输出端电连接；所述第八晶体管的栅极与所述第二节点电连接，漏极与所述输出端电连接，源极与所述第二电平信号输入端电连接；所述第九晶体管的栅极与所述第二时钟信号输入端电连接，漏极与所述输出端电连接，源极与所述第二电平信号输入端电连接；所述第一电容的第一端与所述第一节点电连接，第二端与所述输出端电连接；所述第二电容的第一端与所述第一时钟信号输入端电连接，第二端与所述第二节点电连接。2.根据权利要求1所述的栅极控制单元，其特征在于：所述第一清零子单元包括：第十晶体管和第一清零信号输入端，其中，所述第十晶体管的栅极与所述第一清零信号输入端电连接，漏极与所述栅极驱动子单元中的所述第一节点电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接；以及所述停顿及重启子单元包括：第十一晶体管和第三触发信号输入端，其中，所述第十一晶体管的栅极与所述第三触发信号输入端电连接，漏极与所述栅极驱动子单元中的第二电平信号输入端电连接，源极与所述栅极驱动子单元中的所述第七晶体管的栅极电连接。3.根据权利要求2所述的栅极控制单元，其特征在于，所述第一电平信号输入端用于接收第一电平信号，所述第二电平信号输入端用于接收第二电平信号，所述第一电平信号和所述第二电平信号均为恒定信号；所述第一时钟信号输入端用于接收第一时钟信号，所述第二时钟信号输入端用于接收第二时钟信号，所述第一时钟信号和所述第二时钟信号均为脉冲信号，且所述第一时钟信号和所述第二时钟信号互为反相信号；所述第一触发信号输入端用于接收第一触发信号，所述第二触发信号输入端用于接收第二触发信号，第三触发信号输入端用于接收第三触发信号，所述第一触发信号、第二触发信号和第三触发信号均为脉冲信号，其中，所述第二触发信号和所述第三触发信号互为反相信号；所述第一清零信号输入端用于接收第一清零信号，所述第一清零信号为脉冲信号。4.根据权利要求3所述的栅极控制单元，其特征在于，所述栅极控制单元的工作状态包括：充电阶段，第一触发信号控制所述第一晶体管导通，第二触发信号控制所述第六晶体管导通，第三触发信号控制所述第十一晶体管截止，第二时钟信号控制所述第九晶体管截止，第一电平信号通过第一节点和所述第六晶体管施加到第七晶体管的栅极并控制所述第七晶体管导通，与所述充电阶段的第一触发信号反相的第一时钟信号经所述第七晶体管施加到所述输出端，作为此阶段的输出信号，同时所述第一电平信号对所述第一节点进行充电；扫描信号产生阶段，第一触发信号控制所述第一晶体管截止，第二触发信号控制所述第六晶体管导通，第三触发信号控制所述第十一晶体管截止，第二时钟信号控制所述第九晶体管截止，所述第一节点的电位经所述第六晶体管施加到所述第七晶体管的栅极并控制所述第七晶体管导通，与所述充电阶段的第一触发信号同相的第一时钟信号经第七晶体管施加到输出端，作为此阶段的输出信号，该输出信号为用于驱动一行栅极线的扫描信号；停顿阶段，第二触发信号控制所述第六晶体管截止，第三触发信号控制所述第十一晶体管导通，所述栅极控制单元停止扫描信号的产生；以及重启阶段，第二触发信号控制所述第六晶体管导通，第三触发信号控制所述第十一晶体管截止，所述栅极控制单元重启扫描信号的产生。5.根据权利要求2所述的栅极控制单元，其特征在于，所述第五晶体管的栅极与所述第七晶体管的栅极电连接。6.根据权利要求2或5所述的栅极控制单元，其特征在于，所述第一晶体管至第十一晶体管均为NMOS管或者PMOS管。7.根据权利要求2或5所述的栅极控制单元，其特征在于，所述栅极控制单元还包括：第二清零子单元，所述第二清零子单元包括第十二晶体管、第十三晶体管和第二清零信号输入端；所述第十二晶体管的栅极与所述第二清零信号输入端电连接，漏极与所述栅极驱动子单元中的第一节点电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接；所述第十三晶体管的栅极与所述第二清零信号输入端电连接，漏极与所述栅极驱动子单元的输出端电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接。8.根据权利要求7所述的栅极控制单元，其特征在于，所述第一晶体管至第十三晶体管均为NMOS管或者PMOS管。9.一种栅极控制单元，其特征在于，包括：栅极驱动子单元，用于驱动一行栅极线；第一清零子单元，用于当所述栅极驱动子单元驱动一行栅极线后，对所述栅极驱动子单元进行清零；以及停顿及重启子单元，用于随时对所述栅极驱动子单元进行控制，以使所述栅极驱动子单元根据设置的停顿位置和停顿时间段进行停顿，再对所述栅极驱动子单元进行控制以使其重启并继续执行所述栅极驱动子单元的功能；所述栅极驱动子单元包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第一电容、第一时钟信号输入端、第二时钟信号输入端、第一触发信号输入端、第二触发信号输入端、第一电平信号输入端、第二电平信号输入端和输出端；所述第一晶体管的栅极与第一触发信号输入端电连接，漏极与所述第一电平信号输入端电连接，源极与第一节点电连接；所述第二晶体管的栅极和漏极与所述第一时钟信号输入端电...

【专利技术属性】
技术研发人员：刘波，席克瑞，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31