存储单元感测制造技术

本发明专利技术涉及存储单元感测。一或多种方法包含：确定耦合到第一数据线的第一存储单元的数据状态；确定耦合到第三数据线的第三存储单元的数据状态；将所述第一及所述第三存储单元中的至少一者的所确定数据传送到对应于第二存储单元耦合到的第二数据线的数据线控制单元，所述第二数据线邻近于所述第一数据线及所述第三数据线；及至少部分地基于所述经传送的所确定数据而确定所述第二存储单元的数据状态。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般来说涉及半导体存储器设备及方法，且更特定来说，涉及存储单元感测。
技术介绍
存储器装置通常提供为计算机或其它电子设备中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)及快闪存储器以及其它存储器。快闪存储器的用途包含用于以下各项的存储器：固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及各种其它电子设备。快闪存储单元可组织于阵列架构(例如，NAND或NOR架构)中且可编程为特定(例如，所要)数据状态。举例来说，可将电荷放置于存储单元的电荷存储结构(例如，浮动栅极或电荷陷阱)上或从所述电荷存储结构移除以将所述单元编程为两个数据状态中的一者，以便表示两个二进制数字中的一者(例如，1或0)。快闪存储单元还可编程为两个以上数据状态中的一者，以便表示四个、八个或十六个数据状态(例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110)中的一者。此类单元可称为多状态存储单元、多单位单元或多电平单元(MLC)。MLC可允许在不增加存储单元的物理数目的情况下制造较高密度的存储器，这是因为每一单元可表示一个以上数字(例如，一个以上位)。数据状态中的一者可为经擦除状态。举例来说，“最下部”数据状态可不编程到所述经擦除状态上方。即，如果将单元编程为最下部数据状态，那么单元仍保持在经擦除状态中而非具有添加到单元的电荷存储结构的额外电荷(例如，在编程操作期间)。除经擦除状态之外的数据状态可称为“未经擦除”状态。存储于快闪存储单元的电荷存储结构(例如，浮动栅极)上的经编程电荷可由于邻近(例如，相邻)单元(例如，耦合到邻近数据线的单元)的电荷存储结构之间的耦合而移位。举例来说，在其中将特定浮动栅极存储单元于相邻数据线上的浮动栅极存储单元中的一者或两者之前编程的实例中，相邻数据线上的单元的后续编程可由于浮动栅极到浮动栅极(FG-FG)电容性耦合而使所述特定单元的阈值电压(Vt)移位。此类Vt移位可响应于感测(例如，读取)操作而影响所述特定单元的所得数据状态，且在一些实例中，可导致对数据的错误感测(例如，对所得数据状态的错误读取)。可使用例如屏蔽位线(SBL)编程等一些编程技术来减小FG-FG耦合的效应。然而，由于邻近数据线(例如，位线)与存取线(例如，字线)之间的间距减小，因此邻近单元之间的FG-FG耦合的效应可增加。附图说明图1是根据本专利技术的若干个实施例的存储器阵列的一部分的示意图。图2是根据本专利技术的若干个实施例的包含由数据线的邻近对共享的数据线控制单元的存储器阵列的一部分的示意图。图3是图解说明根据本专利技术的若干个实施例的共享数据线控制单元的框图。图4图解说明呈具有根据本专利技术的若干个实施例操作的存储器装置的电子存储器系统的形式的设备的框图。具体实施方式本专利技术包含用于感测存储单元的设备及方法。举例来说，感测存储单元可包含：确定耦合到第一数据线的第一存储单元(例如，第一侵扰存储单元)的数据状态；确定耦合到第三数据线的第三存储单元(例如，第二侵扰存储单元)的数据状态；将所述第一及所述第三存储单元中的至少一者的所确定数据传送到对应于第二存储单元(例如，目标存储单元)耦合到的第二数据线的数据线控制单元，所述第二数据线邻近于所述第一数据线及所述第三数据线；及至少部分地基于所述经传送的所确定数据(例如，来自所述第一及/或所述第二侵扰存储单元)而确定所述第二存储单元(例如，所述目标存储单元)的数据状态。与先前感测方法相比，本专利技术的若干个实施例可减小由电荷存储结构到电荷存储结构(例如，FG-FG)耦合导致的感测错误(例如，读取错误)。作为实例，可在读取待读取的目标单元之前确定邻近于所述目标单元的若干个存储单元(例如，侵扰存储单元)的数据状态。在若干个实施例中，可将多个感测电压(例如，不同感测电压)施加到目标单元及邻近存储单元耦合到的选定存取线，此可产生目标单元的若干个可能数据状态的输出。如本文中所进一步描述，可至少部分地基于若干个邻近单元的经传送的所确定数据状态(例如，经编程状态)而选择来自若干个可能数据状态当中的特定数据状态。在对本专利技术的以下详细说明中，参考形成本专利技术的一部分的附图，且在附图中以图解说明的方式展示可如何实践本专利技术的一或多个实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本专利技术的所述实施例，且将理解，可利用其它实施例且可在不背离本专利技术的范围的情况下做出过程、电及/或结构改变。如本文中所使用，标识符“N”及“M”(尤其是关于图式中的参考编号)指示，如此标识的若干个特定特征可与本专利技术的一或多个实施例包含在一起。本文中的各图遵循其中第一个数字或前几个数字对应于图式图编号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，105可指代图1中的元件“05”，而在图4中的类似元件则可指代为405。如将了解，可添加、交换及/或消除本文中各种实施例中所展示的元件以便提供本专利技术的若干个额外实施例。另外，如将了解，图中所提供的元件的比例及相对标度打算图解说明本专利技术的实施例且不应视为具有限制意义。图1图解说明根据本专利技术的若干个实施例的存储器阵列100的一部分的示意图。图1的实施例图解说明NAND架构非易失性存储器阵列。然而，本文中所描述的实施例并不限于此实例。如图1中所展示，存储器阵列100包含存取线(例如，字线)105-1、...、105-N及相交数据线(例如，位线)107-1、107-2、107-3、...、107-M。举例来说，为便于在数字环境中寻址，字线105-1、...、105-N的数目及位线107-1、107-2、107-3、...、107-M的数目可为2的某次幂(例如，256个字线×4,096个位线)。存储器阵列100包含NAND串109-1、109-2、109-3、...、109-M。每一NAND串包含各自以通信方式耦合到相应字线105-1、...、105-N的非易失性存储单元111-1、...、111-N。每一NAND串本文档来自技高网...

【技术保护点】
一种用于操作存储器的方法，其包括：确定耦合到第一数据线的第一存储单元的数据状态；确定耦合到第三数据线的第三存储单元的数据状态；将所述第一及所述第三存储单元中的至少一者的所确定数据传送到对应于第二存储单元耦合到的第二数据线的数据线控制单元，所述第二数据线邻近于所述第一数据线及所述第三数据线；以及至少部分地基于所述经传送的所确定数据而确定所述第二存储单元的数据状态。

【技术特征摘要】
【国外来华专利技术】2012.06.01 US 13/486,7671.一种用于操作存储器的方法，其包括：
确定耦合到第一数据线的第一存储单元的数据状态；
确定耦合到第三数据线的第三存储单元的数据状态；
将所述第一及所述第三存储单元中的至少一者的所确定数据传送到对应于第二存
储单元耦合到的第二数据线的数据线控制单元，所述第二数据线邻近于所述第一数据线
及所述第三数据线；以及
至少部分地基于所述经传送的所确定数据而确定所述第二存储单元的数据状态。
2.根据权利要求1所述的方法，其中确定所述第二存储单元的所述数据状态包括：
使用所述数据线控制单元来确定所述第二存储单元的所述数据状态。
3.根据权利要求1所述的方法，其包含响应于感测所述第二存储单元的所述数据
状态的请求而确定所述第一存储单元及所述第三存储单元的所述数据状态。
4.根据权利要求1所述的方法，其中确定所述第二存储单元的所述数据状态包括：
将多个感测电压施加到所述第二存储单元耦合到的选定存取线以输出若干个数据状态。
5.根据权利要求4所述的方法，其包含至少部分地基于所述经传送的所确定数据
而选择所述若干个数据状态中的一者。
6.根据权利要求1到5中任一权利要求所述的方法，其包含将所述数据线控制单
元选择性地耦合到所述第一数据线或所述第二数据线。
7.根据权利要求1到5中任一权利要求所述的方法，其中将所述第一及所述第三
存储单元中的所述至少一者的所述所确定数据传送到所述数据线控制单元包括传送到
动态数据高速缓冲存储器。
8.一种用于操作存储器的方法，其包括：
确定由耦合到第一数据线的第一存储单元及耦合到第三数据线的第二存储单元存

\t储的数据；
将由所述第一存储单元及所述第二存储单元中的至少一者存储的所确定数据传送
到选择性地耦合到目标存储单元耦合到的第二数据线的第一数据线控制单元，其中所述
第二数据线邻近于所述第一数据线及所述第三数据线；以及
使用施加到所述第一存储单元、所述第二存储单元及所述目标存储单元均耦合到的
选定存取线的多个感测电压来感测由所述目标存储单元存储的数据，所述感测电压至少
部分地基于所述第一与第二存储单元的可能数据状态组合。
9.根据权利要求8所述的方法，其包含基于可存储于所述第一及第二存储单元上
的电荷的组合而确定所述第一与第二存储单元的所述可能数据状态组合。
10.根据权利要求8所述的方法，其中确定由耦合到所述第一数据线的所述第一存
储单元及耦合到所述第三数据线的所述第二存储单元存储的数据包括：确定由选择性地
耦合到所述第一数据线控制单元的所述第一存储单元及所述目标存储单元以及选择性
地耦合到第二数据线控制单元的所述第二存储单元存储的数据。
11.根据权利要求10所述的方法，其进一步包括将所述第一数据线控制单元及所
述第二数据线控制单元选择性地耦合到数据传送装置。
12.根据权利要求11所述的方法，其进一步包括经由所述数据传送装置将由所述
第二存储单元存储的所述所确定数据从所述第二数据线控制单元传送到选择性地耦合
到所述第一存储单元及所述目标存储单元的所述第一数据线控制单元。
13.根据权利要求12所述的方法，其进一步包括使用所述第一数据线控制单元来
确定所述目标存储单元的数据状态。
14.根据权利要求12所述的方法，其包含响应于提供到所述数据传送装置的启用
信号而将所述第二存储单元的所述所确定数据状态传送到第一共享数据线控制单元。
15.根据权利要求8到14中任一权利要求所述的方法，其中确定所述目标存储单
元的数据状态包括：将多个感测电压施加到所述第一存储单元、所述目标存储单元及所

\t述第二存储单元均耦合到的选定存取线，所述多个感测电压至少部分地基于所述第一与
第二存储单元的可能数据状态组合。
16.根据权利要求8到14中任一权利要求所述的方法，其中所述多个感测电压对
应于所述第一及第二存储单元可编程到的若干个可能数据状态，且其中所述方法包含至
少部分地基于所述第一及第二存储单元的所述所确定数据状态而选择若干个输出数据
状态中的一者。
17.一种设备，其包括：
第一数据线，其耦合到第一存储单元且选择性地耦合到第一数据线控制单元；
第二数据线，其耦合到第二存储单元且选择性地耦合到所述第一数据线...

【专利技术属性】
技术研发人员：马修·戈德曼，普兰纳威·卡拉瓦德，乌黛·钱德拉塞卡尔，马克·A·赫尔姆，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US