栅极先制的高介电常数金属栅极方法所形成的全硅化栅极技术

本发明专利技术涉及栅极先制的高介电常数金属栅极方法所形成的全硅化栅极，当形成场效晶体管时，一个常见的问题是在栅极电极中的金属薄膜和形成在其上的半导体材料(通常是多晶硅)之间的接口处形成的萧特基障壁(Schottky barrier)。本领域中所习知的全硅化栅极可克服这个问题。然而，该源极和漏极区域以及该栅极电极的硅化通常是同时实行，从而阻碍全硅化栅极的形成。本发明专利技术所请求的方法提出了二个连续的硅化工艺，他们相对于彼此地分离(decoupled)。在第一硅化工艺中，形成金属硅化物来形成和源极和漏极区域的接口而不影响该栅极电极。在第二硅化工艺中，形成具有和该栅极电极的接口的金属硅化物层而不影响该晶体管的源极和漏极区域。

【技术实现步骤摘要】
栅极先制的高介电常数金属栅极方法所形成的全硅化栅极
一般而言，本专利技术关于集成电路，尤其是关于包含具有金属层的栅极的晶体管。
技术介绍
在现代的电子器件中，晶体管是主要的组件。目前，数百万个晶体管可以被设置在现在可得的复杂集成电路中，譬如微处理器、CPU、储存芯片等等。包含在集成电路中的晶体管具有尽可能小的典型尺寸是关键的，以便实现高积集密度。 最广泛应用的其中一种技术是互补式金氧半导体(Complementary metal-oxidesemiconductor, CMOS)技术，其中互补式场效晶体管(field effect transistor, FET),例如，P沟道FET和N沟道FET，被用来形成电路组件，譬如反向器和其他逻辑门，以设计高度复杂的电路构装。 晶体管通常形成在由基板支撑的半导体层内所定义的主动区域中。目前，大部分集成电路所形成的层是由硅所制作，其可以设置成单晶、多晶或非晶形式。其他材料，譬如举例而言，掺杂原子或离子，可以被导入到原始的半导体层中。 在制造具有低于50nm的典型栅极尺寸的晶体管时，所谓的“高介电常数/金属栅极”(high-k/metal gate, HKMG)技术现已成为新的制造标准。依据HKMG工艺流程,包含在该栅极电极中的绝缘层是由高k材料构成。这是对比于传统的氧化物/多晶硅(poly/S1N)方法，其栅极电极绝缘层典型地由氧化物构成，在硅基器件的情况下较佳地是二氧化硅或氮氧化硅。 目前，在半导体制造工艺中存在二种不同的方法用于实现HKMG。在称为栅极先制(gate-first)的第一种方法中，该工艺流程类似于在传统poly/S1N方法所使用者。先实行该栅极电极的形成，该栅极电极包含高k介电薄膜和功函数金属薄膜，接着是晶体管制作的后续步骤，例如，定义源极和漏极区域、该基板表面的硅化部分、金属化等等。另一方面，依据第二种方法，又被称为栅极后制(gate-last)或替换栅极(replacement gate),譬如掺杂离子注入、源极和漏极区域形成和基板硅化等工艺步骤是在存在有牺牲伪栅极下实行的。在已经执行高温的源极和漏极区域形成和所有的硅化退火循环之后，该伪栅极被真实栅极取代。 HKMG使得在该栅极电极中的绝缘层的厚度能够增加，从而在即使晶体管沟道的典型尺寸低到30nm或更低的情况下，可显着地降低通过该栅极的漏电流沟道。然而，HKMG的实施带来了新的挑战并需要相对于传统poly/S1N技术的新的整合方法。 举例而言，为了调整栅极电极种类的功函数，需要找到新材料以将晶体管临界电压调整到想要的水平。 在栅极先制HKMG方法中，为了将晶体管临界电压调整到想要的水平，硅/锗(SiGe)合金薄膜被沉积到硅层的表面上。因为该薄膜的一部分被包含在FET的沟道区域中，所以该SiGe薄膜又常常被称为“沟道硅锗”。 因为外延成长在硅上的外延硅锗承受了压应力，所以硅锗合金也可以用来导入想要的应力分量(stress component)到P沟道FET的沟道区域中。这是想要的效应，因为当沟道区域承受压应力时，该沟道在P沟道FET的沟道区域中的空穴的迁移性已知会增加。因此，可以在邻接该沟道区域的FET的源极和漏极区域的部分形成沟槽。硅锗合金可接着外延成长在该沟槽中。该硅锗也通常被称为“嵌入式硅锗”。 再者，在HKMG技术中，薄“功函数金属”层插入在该高k介电质和设在该高k介电质上方的该栅极材料之间。藉由改变该金属层的厚度，可因此调整临界电压。该栅极金属层可包含，举例而言，钽(Ta)、钨(W)、氮化钛(TiN)或氮化钽(TaN)。功函数金属(譬如举例而言，铝)也可以被包含在该栅极金属层中。 因为形成在该栅极金属层的顶部上的该栅极材料通常是半导体(举例而言，多晶娃)，所以萧特基障壁(Schottky barrier)被建立在该栅极金属层和该栅极半导体材料之间的接口。这会限制电路切换速度而在不想要的情况下使AC效能恶化。 图1a到Ic显示依据习知的栅极先制HKMG方法的晶体管制造工艺的一些态样。 图1a示意地例示在先进制造阶段中的半导体结构100的剖面图。在半导体层102中形成隔离区域102b之后获得该半导体结构100。隔离区域102b已经形成为浅沟槽隔离。该半导体层102，典型地包含单晶硅，是形成在基板101上，基板可以由任何适当的载体(carrier)所构成。 接着在该半导体层102中形成主动区域102a。这可能包含实行一个或多个阱注Λ (well implantat1n)。主动区域是被理解成一个或多个晶体管将要形成在其中或其上的半导体区域。为了方便显示，例示单一个主动区域102a，其被隔离区域102b横向地限制住。 图1a显示FET 150在定义该主动区域102a之后已经被形成。在该栅极先制HKMG中，栅极结构160形成在该主动区域102a的上表面上。虽然未图标，在形成该栅极结构160之前，薄硅锗膜可能已经沉积在该主动区域102a的表面上。 该栅极结构160是通过连续地堆栈不同的材料层来形成，这些材料层被连续地图案化以获得想要的栅极结构大小和尺寸。制作该栅极结构的堆栈包含:形成在该主动区域102a的表面上的绝缘层161、栅极金属层164、栅极材料162、以及邻接该栅极材料162并将其上表面曝露在外的盖帽层(未图示)。该栅极堆栈通常被间隔物结构163侧向地界定，在后续的工艺阶段中，该间隔物结构163可以有利地用作为注入掩模。 形成在该主动区域102a的表面上的该绝缘层161包含高k材料。该栅极金属层164形成在该绝缘层161和该栅极材料162之间，以调整晶体管临界电压。直接地形成在该栅极金属层164的上表面上的该栅极材料162典型地包含半导体，譬如多晶硅。该盖帽层形成在该栅极堆栈的顶部且通常由绝缘、相对较坚韧的材料构成，譬如举例而言，氮化硅(Si3N4)。 当需要时，在形成该栅极结构160之后，嵌入式硅锗合金层可以形成在该主动区域102a中。 之后，执行数个注入以定义晶体管150的源极和漏极区域151。该注入可包含晕圈/延伸注入(halo/extens1n implants),造成在该主动区域102a中的延伸区域151e和晕圈区域(未图标)。在实行晕圈/延伸注入之后，该间隔物结构163可变宽，且可执行另外的一系列注入以形成该源极和漏极区域151的深入区域151d。 依据传统工艺流程，在实行这些注入之前，该绝缘盖帽层从该栅极结构160的顶部被移除。典型地，在形成该栅极结构160之后并在实行该晕圈/延伸注入之前移除该盖帽层。在移除该盖帽层之后，该栅极结构160将该栅极材料162曝露在外，如图1a所示。 退火步骤接续在定义源极和漏极区域151的一系列注入之后。实行退火是为了激发注入的掺杂物并允许结晶结构从注入的伤害中复原。 在该退火步骤之后，形成金属硅化物层以降低该晶体管150的电极的接触电阻。该金属硅化物的形成的制造工艺示意地例示在图1b和Ic中。 如图1b所示，难熔金属层108沉积在该半导体结构100曝露出来的面上。该难熔金属层108可包含，举例而言，譬如镍、钛、钴等等的金属。较佳地，该难熔金属层108包含镍。本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，包括：形成栅极结构在半导体层上，该栅极结构在其上表面上曝露出形成在栅极材料上的顶部绝缘层；形成该晶体管的源极和漏极区域在该半导体层中；形成具有和该源极和漏极区域的接口的第一金属硅化物层，该第一金属硅化物层是在存在有该顶部绝缘层的情形下被形成的；在形成该第一金属硅化物层之后，从该栅极结构移除该顶部绝缘层以曝露出该栅极材料；以及在移除该顶部绝缘层之后，在该栅极结构中形成第二金属硅化物层，该第二金属硅化物层被形成以便至少部分地替换该栅极材料。

【技术特征摘要】
2013.08.13 US 13/965,8601.一种晶体管的形成方法，包括: 形成栅极结构在半导体层上，该栅极结构在其上表面上曝露出形成在栅极材料上的顶部绝缘层； 形成该晶体管的源极和漏极区域在该半导体层中； 形成具有和该源极和漏极区域的接口的第一金属硅化物层，该第一金属硅化物层是在存在有该顶部绝缘层的情形下被形成的； 在形成该第一金属硅化物层之后，从该栅极结构移除该顶部绝缘层以曝露出该栅极材料；以及 在移除该顶部绝缘层之后，在该栅极结构中形成第二金属硅化物层，该第二金属硅化物层被形成以便至少部分地替换该栅极材料。2.如权利要求1所述的方法，其中，该第二金属硅化物层完全地替换该栅极材料，以产生全娃化栅极结构。3.如权利要求1所述的方法，其中，该栅极结构还包含直接形成在该栅极材料下方的栅极金属层，且其中，形成有该第二金属硅化物层以便和该栅极金属层具有接口。4.如权利要求1所述的方法，还包括在形成该第一金属硅化物层之后和在形成该第二金属硅化物层之前，在该晶体管的表面上沉积涂布层，以遮蔽该晶体管的该表面的预定部分。5.如权利要求4所述的方法，其中，被该涂布层所遮蔽的该预定部分包含未被该栅极结构占据的该晶体管...

【专利技术属性】
技术研发人员：S·弗莱克豪斯基，G·斯彻特茨施，J·亨治尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY